硅农专栏头像

硅农 订阅号

已收录 13 篇技术文章 0 位工程师关注
分享数字IC前端设计、FPGA相关知识。总结、记录自己的学习过程，一个硅农的进阶之路。
专栏矩阵

专栏文章列表（13）

基于FPGA的RGB565_YCbCr_Gray算法实现

基于FPGA的RGB565_YCbCr_Gray算法实现

  前面我们讲了基于FPGA用VGA显示一副静态图片，那么接下来我们就接着前面的工程来实现我们图像处理的基础算法里最简单的一个那就是彩色图像转灰度的实现。 将彩色图像转化为灰度的方法有两种，一个是令RGB三个分量的数值相等，输出后便可以得到灰度图像，另一种是转

2026-04-20 FPGA RGB565 YCbCr 271
基于FPGA的VGA静态图片显示

基于FPGA的VGA静态图片显示

之前学习了半年的图像处理，所以计划将自己学过的几个图像处理的基础算法，做过的设计记录下来，在OpenHW论坛上发表，计划是这样的，用VGA做显示，使用PC端上位机通过串口发送一幅图片数据到FPGA开发板，FPGA接收数据并做处理最终发送给VGA显示屏显示，计划

2026-04-19 FPGA VGA ZYNQ 266
基于FPGA的均值滤波算法的实现

基于FPGA的均值滤波算法的实现

　　前面实现了基于FPGA的彩色图像转灰度处理，减小了图像的体积，但是其中还是存在许多噪声，会影响图像的边缘检测，所以这一篇就要消除这些噪声，基于灰度图像进行图像的滤波处理，为图像的边缘检测做好夯实基础。 　　椒盐噪声（salt & pepper no

2026-04-18 FPGA 均值滤波 Verilog 302
基于FPGA的彩色图像转灰度算法实现

基于FPGA的彩色图像转灰度算法实现

　　将彩色图像转化为灰度的方法有两种，一个是令RGB三个分量的数值相等，输出后便可以得到灰度图像，另一种是转化为YCbCr格式，将Y分量提取出来，YCbCr格式中的Y分量表示的是图像的亮度和浓度所以只输出Y分量，得到的图像就是灰度图像了。我在这里选择第二种方法

2026-04-17 FPGA 图像灰度算法 YCbCr 199
FPGA计算3行同列数据之和

FPGA计算3行同列数据之和

实验：FPGA**计算3**行同列数据之和 实验要求：PC机通过串口发送3行数据（一行有56个数据，3行共有56*3=168个数据）给FPGA，FPGA计算3行同一列数据的和，并将结果通过串口返回给上位机。 实现方法：使用两个FIFO IP Core，将串口接

2026-04-16 FPGA FIFO 串口 246
基于basys2驱动LCDQC12864B的verilog设计图片显示

基于basys2驱动LCDQC12864B的verilog设计图片显示

前言        在做这个实验的时候在网上找了许多资料，都是关于使用单片机驱动LCD显示，确实用单片机驱动是要简单不少，记得在FPGA学习交流群里问问题的时候，被前辈指教，说给我最好的指教便是别在玩这个了，多看看关于FPGA方面的书籍，比做这个单片机做的东西

2026-04-15 FPGA Verilog LCD12864 229
基于basys2用verilog设计多功能数字钟（重写）

基于basys2用verilog设计多功能数字钟（重写）

前言          自从学习FPGA以来，唯一做过的完整系统就是基于basys2得多功能数字表。记得当时做的时候也没少头疼，最后用时间磨出来了一个不是很完整的小系统，当时还是产生了满满的成就感。现在回头看来，先不说功能实现的如何，首先代码书写满是不规范，其

2026-04-14 FPGA Verilog 数字钟 219
基于FPGA的VGA静态图片显示

基于FPGA的VGA静态图片显示

         ZYNQ算是Xilinx的一款比较高端的板子了，上面有以太网接口、USB2.0/OTG、HDMI双向接口，SD卡槽，而且板子内部还嵌入了ARM，上面可以跑linux，价格也不菲。刚开始查了一下手册了解到板子晶振是50Mhz，然后试了半天就是没

2026-04-13 FPGA VGA ZYNQ 254
ISE14.7兼容性问题集锦

ISE14.7兼容性问题集锦

一、 **关于win8和win10不兼容性解决办法** （win7不会出现闪退的问题，按安装流程做完就可以直接使用了） 在安装目录下，我这里是D:\ISE_14.7\14.7\ISE_DS\ISE\lib\nt64中找到libPortability.dll和

2026-04-12 ISE14.7 Xilinx License 2,947

如何学习FPGA（转）

一、入门首先要掌握**HDL（HDL=verilog+VHDL**）。        第一句话是：还没学数电的先学数电。然后你可以选择verilog或者VHDL，有C语言基础的，建议选择VHDL。因为verilog太像C了，很容易混淆，最后你会发现，你花了大量

2026-04-11 FPGA Verilog HDL 253
ISE14.7安装教程（转）

ISE14.7安装教程（转）

    ISE是Xilinx旗下的FPGA设计套件，界面人性化，操作相对简洁，虽然更新到14.7版本后不再更了，但是还是受很多初学者的喜爱，而且对于一些板子的也只有ISE才能支持。下面附上下载链接和安装教程。 ISE14.7**可在百度云中下载链接：** 原

2026-04-10 ISE FPGA Xilinx 712
我用OpenClaw+全开源EDA工具+开源IP，做了一颗SoC

我用OpenClaw+全开源EDA工具+开源IP，做了一颗SoC

OpenClaw帮我做了件我一直想做的事情。 一直想串一下基于全开源EDA flow的芯片设计流程，但其中有大量的工具的安装和工具flows的使用，需要耗费大量的精力，OpenClaw用了一天时间帮我串了整个流程。 🎯设计目标 基于 PicoSoC 架构的增

2026-04-09 RISC-V SoC EDA 410

每次review，都有新bug

每次review，都有新bug review rtl的时候，发现rtl bug review design spec的时候，发现rtl bug review lint报告的时候，发现rtl bug review cdc报告的时候，发现rtl bug revie

2026-04-08 RTL review bug 196