高精密可编程基准源LM4040/TL431长期漂移与动态阻抗对ADC基准的影响

a
ankee 2026-07-29 03:28
631 3
【问题与背景描述】
近期在推进一款工程方案设计时遇到关于 高精密可编程基准源LM4040/TL431长期漂移与动态阻抗对ADC基准的影响 的技术难点。
在样机测试与调试过程中，我们实测抓取了关键节点的波形，并对比了芯片官方手册（Datasheet）中给出的参考典型应用电路。
目前有几个疑问想向论坛的前辈与原厂技术支持请教：
1. 在实际多层板布线和量产工况下，此处的寄生参数与温升影响通常如何做工程降额计算？
2. 针对高可靠性与长期稳定性要求，是否有经过实战验证的电路保护或参数调优建议？
欢迎有相关调试经验的同行共同交流探讨，谢谢！
返回列表

全部回复 3

L
Larryhok 2026-07-31 03:03
#2
好帖收藏了！这种带实测波形、原理图BOM和实测数据的技术文章才是论坛最核心的灵魂，比单纯看官方干巴巴的应用笔记（Application Note）管用得多！
c
cmmjava 2026-08-01 12:01
#3
请问楼主在画PCB时，对于敏感模拟地（AGND）和大功率数字开关地（PGND），是推荐单点0欧电阻连接，还是直接铺设整块统一低阻抗地平面？我们团队内部一直在争论这个问题。
l
lanmm 2026-08-01 18:43
#4
非常赞同楼主的观点。很多初学者只看常温下的测试波形，到了-40度和85度高低温箱里跑一晚上，各种冷启动不起振、热失调漂移全出来了。工业级设计一定要留足30%以上的降额空间。
发表回复
帖子信息
板块 技术交流
发帖时间2026-07-29
浏览次数631
回复次数3
快速导航
技术交流 新手入门 项目分享 芯片讨论 职业发展 灌水闲聊