FPGA 4选1时钟选择：易灵思Ti60F225详解
在trion要实现一个4选1时钟复用或许比较麻烦。但是在钛鑫上已经给出了解决方案。这里以Ti60F225为例来介绍如何实现下面的4选择1时钟选择功能。 在FPGA
标签专题 · 共 10 篇文章
# 易灵思
关于「易灵思」的技术文章、设计资料与工程师讨论，持续更新。
10
篇文章
31
人关注
509
次浏览
FPGA TJ375 PLL动态配置详解：最新技术解析
TJ375已经支持PLL的动态配置。打开PLL在Advance Settings中的Dynamic Reconfiguration中勾选Enable就可以了。最大可以支持8
FPGA与TinyML：易灵思与南京大学暑期课程圆满结束
近日，由国产FPGA领军企业易灵思与南京大学集成电路学院联合举办的“深度学习与硬件加速”暑期课程圆满结课。本次课程为期5天（7月7日至7月11日），面向大三本科生，旨在通过
易灵思16nm钛金FPGA：蓉芯聚力·易启未来技术研讨会圆满落幕
金秋九月，芯聚蓉城。9月16日下午，易灵思（Elitestek）在成都希顿酒店成功举办了以“蓉芯聚力·易启未来”为主题的技术研讨会。本次盛会吸引了成都及周边地区众多行业工程
RISC-V PLIC详解：易灵思Sapphire SoC中断管理
随着 RISC -V处理器在 FPGA 领域的广泛应用，易灵思 FPGA 的 Sapphire RISC-V 内核凭借软硬核的灵活支持，为开发者提供多样选择。本文深入探讨
RISC-V自定义指令详解：易灵思FPGA硬件加速方案
RISC-V（Reduced Instruction Set Computing-V）是一个开源指令集架构（ISA），它的设计目标是提供一个简洁、可扩展且高效的指令集，适用
钛金PCIe Gen4控制器：高速低功耗特性的技术解析
在数字经济飞速发展的今天，数据传输速率已成为硬件性能突破的核心瓶颈。作为国内首款适配中端FPGA的PCIe Gen4高速接口方案，钛金高速接口的闪亮登场，凭借高速低功耗特性
易灵思FPGA DSP原语详解：Trion与钛金系列高效应用指南
在现代数字信号处理（DSP）应用中，FPGA（现场可编程门阵列）凭借其高度并行性、可定制性和灵活性，已成为加速信号处理任务的核心硬件平台之一。 作为在该领域具备领先技术
2025年全国大学生FPGA创新设计竞赛：易灵思助力青年才俊
2025年11月30日，第八届全国大学生嵌入式芯片与系统设计竞赛——FPGA创新设计赛道全国总决赛在南京圆满落下帷幕。在这场代表国内FPGA领域最高水平的大学生赛事中，易灵
易灵思eMMC IP：Linux系统加载方案详解
eMMC全称为 embedded Multi Media Card，主要用于非易失性存储，它弥补了 FPGA 芯片自身存储能力的不足，为 FPGA 提供一个高集成度、大容量