搜索 "AI芯片" 共找到 41 篇文章
FOCoS:把芯片“扇”出去的新型封装方案
FOCoS:把芯片“扇”出去的新型封装方案

本文介绍了FOCoS怎么把芯片“扇”出去的新型封装。 随着AI芯片对带宽和集成度的要求越来越高,封装技术也在快速迭代。FOCoS就是其中一种很有代表性的方案。它的全称是Fan-Out Chip on Substrate,中文可以理解为“扇出型芯片贴装于基板”。 FOCoS的核心特点是用RDL(重布线层)来替代硅中介层。在传统的CoWoS方案中,芯片通过一块带有TSV的硅中介层实现互连;而FOCo

都叫3D芯片,为什么是三门不同的生意?

芯片一级市场又热起来了。 上一轮国产GPU投资陆续进入兑现期后,资本开始寻找下一批可能跑出来的AI芯片公司。近存计算、存算一体、3D近存、3D TokenPU……名字各不相同,却越来越频繁地被归入同一个标签:3D堆叠。 有的3D芯片企业半年内连续完成两轮融资,累计规模接近10亿元;还有的芯片尚未量产,估值已经攀升至百亿元。但当投资人真正开始比较这些公司时,却发现相似的技术语言背后,是不同的市场、工

为什么玻璃基板(TGV)突然被重视?
为什么玻璃基板(TGV)突然被重视?

一、为什么玻璃基板突然被重视? 过去很多高端封装依赖有机基板、硅中介层、ABF载板等材料体系。 但随着AI芯片越来越大、I/O数量越来越多、功耗越来越高、封装尺寸越来越大,传统基板材料逐渐遇到瓶颈。 尤其是AI训练芯片和高性能计算芯片,不再是一颗小芯片单独工作,而是多个逻辑芯片、HBM、高速互连结构一起封装在一个系统里。 这时候,封装基板要承担更多任务: 它要支撑更大的封装面积; 要承载更高密

堆叠芯片的“垂直通道”:TSV如何把DRAM叠成高楼
堆叠芯片的“垂直通道”:TSV如何把DRAM叠成高楼

在高性能计算领域,AI芯片需要海量数据带宽,而HBM(高带宽内存)正是为此而生。HBM的核心技术之一,就是TSV(硅通孔)——一种垂直贯穿芯片的导电通道,让数据不再绕行,而是直接穿墙而过。 图片展示的是TSV在3D堆叠中的典型应用。多个DRAM芯片垂直堆叠在一起,芯片之间通过微凸点(micro bump)和TSV实现电气连接,最下方通过封装基板与逻辑芯片通信。TSV的尺寸通常在直径5微米、深度

AI芯片的封装基板越做越大趋势
AI芯片的封装基板越做越大趋势

本文介绍了AI芯片的封装基板越做越大趋势。 从图片可以清楚看到,先进封装的基板尺寸正在快速膨胀。这背后是AI芯片对算力和带宽的无尽渴求。 图(a)是比较“传统”的配置:一颗逻辑芯片加上四颗HBM(高带宽内存),通过中介层连接,再整体贴在积层基板上。这是两年前高端GPU的典型方案,基板尺寸还算适中。 图(b)开始明显变大:逻辑芯片不变,但HBM增加到六颗。更多内存意味着更大的数据带宽,但也意味着

先进封装如何支撑AI芯片的性能跃升
先进封装如何支撑AI芯片的性能跃升

本文将介绍先进封装如何支撑AI芯片的性能跃升。 传统的“大芯片"的局限 在AI芯片的设计中,算力和带宽的竞赛正在把封装技术推向极限。传统的“一颗大芯片搞定一切”的做法已经难以为继,取而代之的是把大芯片拆成多个小芯片(芯粒),再用先进封装拼在一起。这个转变,正在重塑芯片的设计和制造方式。 过去,芯片设计的主流是单片式方案——逻辑、内存控制器、IO接口全部集成在同一颗芯片上,用同一种工艺制造。优点是

微电子所在面向视觉AI芯片的单片三维异质集成技术领域取得进展
微电子所在面向视觉AI芯片的单片三维异质集成技术领域取得进展

后摩尔时代,传统晶体管“几何微缩”进程持续趋缓,已成为制约高性能AI芯片实现经济性与规模化发展的核心瓶颈。以“韬(τ)定律”为代表的集成电路发展新范式应运而生,其通过3D堆叠多功能芯片,实现系统级延迟降低与等效集成密度的大幅提升。在边缘端,信息处理同样面临时延约束、功耗瓶颈与数据访存开销高等多重挑战,因此采用三维集成架构将传感单元、缓存单元与计算单元垂直堆叠于核心逻辑处理单元之上,构建“感存算一体

为什么AI芯片封装开始关注玻璃基板?
为什么AI芯片封装开始关注玻璃基板?

这几年,AI芯片越来越火,先进封装也越来越热。以前大家聊芯片,最关心的是几纳米制程、晶体管数量、算力有多强。但现在,一个新的问题开始变得重要: 芯片做出来之后,怎么把它们高效地连在一起? 这就是封装的问题。 在AI芯片时代,封装不再只是“给芯片套个外壳”,而更像是给一座超级城市修地基、道路、桥梁和供电网络。城市越大,车流越密,道路系统就越关键。AI芯片也是一样,算力越强,芯片之间的数据流动越频繁

ADI拟收购Empower Semiconductor,拓展面向AI时代的新一代高密度电源产品组合

解决AI领域关键挑战:在功耗与散热需求制约系统扩容的现状下,实现高密度、高能效算力输出 进一步巩固ADI作为领先的系统级电网至内核芯片全链路电源方案战略合作伙伴地位,服务超大规模云服务商与AI芯片开发商 依托集成电压调节器(IVR)与硅电容技术方案,拓展ADI在AI算力供电领域的整体市场规模 近日,ADI与Empower Semiconductor宣布,双方已达成最终协议,ADI将

面向AI芯片的VPD技术是什么?
面向AI芯片的VPD技术是什么?

本文将介绍供电体系的垂直供电(Vertical Power Delivery,VPD)现状和发展趋势。 AI芯片供电为何面临瓶颈 随着AI处理器功耗迈入千瓦级别,供电体系正在从传统的平面供电向垂直供电(Vertical Power Delivery,VPD)演进。VPD并非简单的电源小型化,而是一场系统级供电架构的重构。 AI处理器的算力扩展带来了更高的功耗。当核心电压维持在0.6V至0.8V左右

国产GPU芯片大爆发:只需10年将完成逆袭!

AI芯片目前是国内半导体被卡脖子最严重的领域之一,但它同时也是国产芯片机遇最明确的,而且这一次的逆袭会来得很快,10年时间就能完成全面国产替代。 根据摩根斯坦利公布的一项研究结果,国产AI芯片自给率(主要是GPU类型)在2021年才只有10%,但是发展速度非常快,今年就能达到41%,四年时间份额3倍提升。 接下来的5年中,AI芯片的自给率还会快速提升,到2030年将提升到86%,意味着进口的所有A

智慧芯片的主力军,紫光展锐发布UniClaw智能体
智慧芯片的主力军,紫光展锐发布UniClaw智能体

近日,紫光展锐正式推出Agentic AI芯片解决方案,并发布面向物理世界交互的UNISOC UniClaw智能体(以下简称“UniClaw”)。UniClaw是紫光展锐Agentic AI芯片解决方案落地的关键载体,标志着端侧智能体正式迈入“可感知、可决策、可执行”的全新阶段。目前,展锐N9系列芯片平台已原生支持UniClaw。 智能体已从概念走向现实,但当前市场主流智能体方案普遍存在Token

AI芯片史上最大IPO诞生,首日暴涨68%
AI芯片史上最大IPO诞生,首日暴涨68%

当地时间5月14日晚,AI芯片制造商Cerebras Systems在纳斯达克正式挂牌交易。此次IPO发行价为每股185美元,上市首日开盘价即达350美元,较发行价高出89%;盘中一度飙升108.83%至386.34美元并触发熔断机制;最终收盘报311.07美元,涨幅68.15%。 据报道,Cerebras此次共发行3000万股,计入超额配售股后募资总额高达55.5亿美元。这不仅使其成为2026

特斯拉AI6.5芯片订单“易主”,英特尔将代替台积电?

5月12日消息,知名博主@手机芯片达人 透露,埃隆·马斯克旗下的特斯拉正面临来自美国特朗普政府的强大压力,要求其将原定于台积电代工的下一代“AI6.5”芯片订单,转移至美国本土芯片巨头——英特尔。 据供应链内部人士透露,特斯拉原本对下一代AI芯片有着清晰的代工版图。今年4月,马斯克曾公开确认,规格稍低的“AI6”芯片将交由三星电子位于美国得克萨斯州的2nm工厂进行生产;而性能更强悍、定位更高的“A

5分钟IN科普 | 芯片如何“更上一层楼”?我们来看这项封装技术!
5分钟IN科普 | 芯片如何“更上一层楼”?我们来看这项封装技术!

随着AI芯片对先进封装的需求增长,英特尔提供的EMIB 2.5D封装解决方案,正获得越来越多厂商的青睐。这项技术通过硅桥实现了芯粒(Chiplet)在水平方向的紧密集成,从而在单个封装内组合更多芯片,打造出算力更强大的产品。在EMIB之外,英特尔也提供Foveros-S硅中介层技术和Foveros-R重布线层(RDL)技术。 在实现了水平的“横向扩展”之后,我们能否在垂直的“纵向维度”上也实现集成