Cadence里的版图放到ADS里面联合仿真的设置
以前领导给我打电话，说他们做的板子性能达不到预期，怀疑是板上线宽的问题。 虽然我觉得1GHz这个频率，板子的影响应该不至于这么大，但是万一呢？于是，我对领导说，那把PCB发给我，我来仿真一下吧，看看PCB上的线宽是不是有影响。 本来想，就用最原始的方法，把PCB的TOP层和孔的一些信息导出到dxf，然后稍微手工删减一下，再导入ADS，设置个两层板的叠层结构，一仿真，不就完事了。 哪想，拿到PCB以
关于「ADS」的技术文章、设计资料与工程师讨论，持续更新。
以前领导给我打电话，说他们做的板子性能达不到预期，怀疑是板上线宽的问题。 虽然我觉得1GHz这个频率，板子的影响应该不至于这么大，但是万一呢？于是，我对领导说，那把PCB发给我，我来仿真一下吧，看看PCB上的线宽是不是有影响。 本来想，就用最原始的方法，把PCB的TOP层和孔的一些信息导出到dxf，然后稍微手工删减一下，再导入ADS，设置个两层板的叠层结构，一仿真，不就完事了。 哪想，拿到PCB以