Cadence里的版图放到ADS里面联合仿真的设置
以前领导给我打电话，说他们做的板子性能达不到预期，怀疑是板上线宽的问题。 虽然我觉得1GHz这个频率，板子的影响应该不至于这么大，但是万一呢？于是，我对领导说，那把PCB发给我，我来仿真一下吧，看看PCB上的线宽是不是有影响。 本来想，就用最原始的方法，把PCB的TOP层和孔的一些信息导出到dxf，然后稍微手工删减一下，再导入ADS，设置个两层板的叠层结构，一仿真，不就完事了。 哪想，拿到PCB以
标签专题 · 共 2 篇文章
# 版图
关于「版图」的技术文章、设计资料与工程师讨论，持续更新。
2
篇文章
7
人关注
133
次浏览
Cadence Virtuoso IC617从原理图建立器件和生成版图
本文主要记录了如何用Cadence Virtuoso IC617建立器件和生成版图。虽然前面的文章记录过如何生成器件，但是本文将重新记录，方便查看和学习。本文将用以下原理图，这是一个反相器。 建立器件 确保原理图中的器件都是有版图的，没有包含各种信号源，同时接口都放置了Pin脚。选择Create -> Cellview -> From Cellview。 名字默认为原理图的名字。点