标签专题 · 共 3 篇文章

# 编译

关于「编译」的技术文章、设计资料与工程师讨论，持续更新。

3
篇文章
10
人关注
180
次浏览
关注标签
彻底理解链接器：六，大型项目是如何被构建出来的

彻底理解链接器：六，大型项目是如何被构建出来的

在讲解大型项目如何被构建之前，我们首先来讨论一个问题，有句话说的很好，梦想总是要有的，万一实现了呢，那么问题来了，要怎么实现呢，这里就涉及到了如何实现目标， 目标是如何实现的 其实很简单，本质上只有两点： 知道最后想要的是什么 为此需要做些什么 有时我们的目标可能不是简单的诸如每天跑五公里之类，比如像通过一门考试，学会一项技能这样的系统性工程。这时我们可能一下子不知道要做些什么，那么这就需要进

2026-04-21 链接器 Make Makefile 91 0
Notepad++编辑器——Verilog、代码片段、直接编译

Notepad++编辑器——Verilog、代码片段、直接编译

 　　版本：Notepad++ 7.6.6 ，32位 //======================================================================== //==      安装与Verilog设置 //========================================================================

2026-04-17 Notepad++ Verilog 代码片段 71 0
VCS编译Xilinx仿真库

VCS编译Xilinx仿真库

VCS+Verdi的组合是EDA仿真中必备神器，以前只会用Vivado自带的仿真器或者Modelsim来进行仿真，但用了VCS+Verdi后，就不想再用vivado自带的仿真器了，Verdi看波形、追信号实在是快太多了。 首先就是要用VCS把xilinx的仿真库都编译一遍，这样才能用vcs进行仿真。 打开vivado，在Tools下面有个Compile Simulation Libraries.

2026-04-15 VCS Xilinx 仿真库 123 0