若您发现IQD晶振LFXTAL069404的斜角位置存在差异（即斜角位置与数据手册图示不一致），如下图所示：
我们已就此与原厂进行核实，原厂回复如下：
上图中晶振封装上的斜角（边角小倒角）为正确状态。真正的问题在于：元件顶面印刷的标识不统一，从而造成了混淆。
该晶振在电气性能上仍可正常工作，因为其仅在 1 脚与 3 脚之间连接。即使贴片机从底部视觉识别，仍可正常完成贴装。
问题仅出现在AOI（自动光学检测）环节。由于元件印字不统一，AOI 设备可能会误判元件贴装方向错误。
通常解决方法：对 AOI 设备进行编程，仅针对该晶振，允许其正反两种方向均判定为合格。
真是没想到啊，把11.0592MHz的晶振焊成了12MHz，单片机串口通讯打印全乱码了。明明频率差不多，为什么会导致通讯彻底失败？贸泽科普实验室带大家从串口乱码开始，重新认识晶振—— 01 为什么晶振频率有小数点的特殊数值？ 在通信的时候，单片机需要设置串口波特率，也就是每秒传输的比特数，比如9600波特率，就是每秒传9600个二进制位。串口通讯要想正常传数据，发送端和接收端的波特率必须一致，就像
本文详细解析了反激开关电源反馈环路的计算过程，包括TL431参数计算、光耦参数设计以及补偿网络的作用，帮助读者理解如何通过调节反馈环路来稳定输出电压。
工程名称：真正的”电容麦克风电路板 工程作者：超现实小鸟 前言 这是一个稳定使用了大半年的电容麦克风！ 让我们看看它咋设计的！ 硬件设计方案 作者分别开源了麦克风驱动板，和一个电容麦克风音头板。都基于嘉立创EDA设计。 麦克风驱动板 原理图 PCB图 硬件参数 集成了极化电路，所以支持纯电容的电容音头，实测最高极化电压80V 反相器/施密特触发器：MC14584BDR2G 音频功率放大器：
本文介绍了压电驱动器的设计权衡。 压电驱动器所采用的输出级类型，会极大影响整个压电定位系统的整体性能。因此在设计压电放大器时，必须选用适配压电应用场景的输出级方案。 本文仅讨论业内压电系统最常用的两种方案：AB 类输出级与D 类输出级。 同时补充讲解 D 类输出级的电源供电要求，再针对不同应用场景，对比分析 AB 类与 D 类输出级的优劣差异。 电路拓扑回顾 先回顾一些电路拓扑，方便衔接理解，相关
工程名称：USB 10Gbps多协议三盘盒 VL822 已更新Ver1.1 工程作者：barryblueice 手头有多的硬盘盒子，一直堆灰……有什么办法，能把他们都用上吗？ 前言 我手搓了一个以VL822芯片为核心、支持10Gbps速度、能同时插三种协议硬盘的移动硬盘盒****！ 可能有人要灵魂三问了 那它有啥用途？ 能满足什么需求？ 都自己做了，为啥不做20Gbps？ 首先回答第三个问题——
做高速 PCB 的工程师都有同感：频率越高、速率越快，越容易栽在不起眼的小细节上。其中最容易被忽略、却最致命的，就是 ——过孔。 一个小小的通孔，处理不好就会引发反射、衰减、延时、EMI 辐射，直接毁掉信号完整性，让整块板子跑不起来、测不过、不稳定。 今天用最通俗的话，把过孔对高速 PCB 的影响讲透，看完就能落地优化。 一、先搞懂：PCB 上的过孔到底分几种？ 多层 PCB 离不开层间互联，过孔
获得ADC的最佳SNR性能并不仅仅是给ADC输入提供低噪声信号的问题，提供一个低噪声基准电压是同等重要。虽然基准噪声在零标度没有影响，但是在全标度，基准上的任何噪声在输出代码中都将是可见的。对于某个给定的ADC，在零标度测量的动态范围(DR)之所以通常比在全标度或接近全标度测量的信噪比(SNR)高出几个dB，原因即在于此。在ADC的SNR有可能超过140dB的过采样应用中，提供一个低噪声基准电压是
1.算法简介 在Cadence SpectrePF 里 ，psp 即 pss+sp，hbsp 即 hb+sp, 二者都是可以仿真含谐波或周期信号的S参数。与sp的区别在于，psp和hbsp仿真的是大信号S参数，sp仿真得到的是小信号S参数 psp 和 hbsp的设置基本一致，得到的结果也接近，最好不要一起跑（笔者一起跑得到的结果有误）。下面以psp为例进行说明。 2.端口设置 在端口设置上，与s
电流检测电路的设计主要是为了测量、实时监测电路中电流的变化。 其常应用于——电源管理、电池监控及过流检测等场景。 本文主要通过电流感应放大器芯片方案，来学习设计电流检测电路。 电流感应放大器本质上是运放电路，是通过在电流路径中串联感测采样电阻两端的压降，经过电流感应放大器（运放电路）放大电阻的压降，然后单片机ADC采样，来测量得出电流值。 在测量电流时，电流检测技术分为高侧（边）检测和低侧（边）检
OpenClaw帮我做了件我一直想做的事情。 一直想串一下基于全开源EDA flow的芯片设计流程，但其中有大量的工具的安装和工具flows的使用，需要耗费大量的精力，OpenClaw用了一天时间帮我串了整个流程。 🎯设计目标 基于 PicoSoC 架构的增强版 RISC-V SoC 集成多种常用外设 (UART, GPIO, I2C, PWM, Timer, SPI) 适用于嵌入式控制和物联网
本文深入探讨了功率因数校正（PFC）技术的演进，特别是碳化硅（SiC）MOSFET在PFC中的应用。文章分析了PFC的历史、无源和有源PFC技术，并详细介绍了SiC MOSFET在图腾柱PFC、AI算力电源、电动汽车充电桩和固态变压器中的优势。
本文主要讲述芯片设计中的ESD防护设计介绍。 在集成电路（IC）的设计、制造、封装、测试及应用全流程中，静电放电（ESD）是最常见且破坏性极强的隐患之一。ESD放电时间虽仅为纳秒至微秒级，但瞬时峰值电流可达数十安培，足以击穿芯片内部的精密结构。因此，芯片设计时需要集成专用的ESD防护电路，在输入/输出引脚、电源引脚附近形成低阻抗放电通路，将静电能量旁路到地，避免核心电路受损。 ESD防护设计的核心
闭环增益传递函数的推导核心是基于信号反馈原理，通过建立输入、输出与反馈信号的关系，消去反馈变量后得到输出与输入的比值。以下是典型负反馈系统的推导步骤： 明确系统基本模块与变量 负反馈系统包含3个核心模块，各变量定义如下： 输入信号： R(s) （系统期望的输入） 前向通道传递函数： G(s) （输入到误差信号再到输出的传递关系） 反馈通道传递函数： H(s) （输出信号反馈到输入端
在数字电路设计的世界里，Verilog不仅是实现功能的工具，更是工程师与工具（综合器、仿真器）、与同事、与未来的自己沟通的桥梁。糟糕的代码风格如同混乱的电路板，线缆缠绕，故障难寻；而优雅的代码风格则像一份精密的施工图，层次清晰，一目了然。它不仅是个人习惯，更是项目成功的第一道防线。 一、结构与可读性：像写文章一样写代码 1. 一致的缩进与格式统一的缩进（建议使用2或4个空格）是代码可读性的基石。
电磁炉，这一现代厨房中的烹饪新星，凭借其独特的优势，日益受到人们的青睐。其便捷性和高效性，使得它成为忙碌现代人理想的选择。了解电磁炉在现代厨房中的角色，更是开启美食烹饪之旅的关键第一步。 电磁炉的主要电路包括以下几个部分： 1、电磁炉开机保护电路 电磁炉开机保护电路的作用是保证电磁炉在待机状态下IGBT不工作，防止电磁炉一开机（未按加热键）就加热的现象出现。该电路主要由主控IC（局部）、晶体管
大家好，我是记得诚。 图1蓝色框内是二极管钳位电路的一般结构，多见于芯片输入端。当然还有专门的开关二极管，如下图2红色框内所示。本文主要针对此类型的二极管电路做一些简单介绍。 图1：mcu内部IO结构处的保护二极管 图2：常见的几种开关二极管 电路作用：实现二极管对异常电压的钳位作用，保护后级输入。 实现原理：下图3是用LTspice进行仿真的图形，D1和D2是肖特基二极管，正向导通压降Vf
对于许多FPGA/IC工程师而言，设计实现游刃有余，验证仿真却常成短板——传统验证方法面临两难困局：学习UVM需投入大量时间成本，而纯Verilog自仿又会陷入重复造轮子的低效循环。以通信协议仿真为例，仅报文解析就需要重写整套解析逻辑，相当于用Verilog再实现一次协议栈，耗时费力。此时，Python的生态优势便锋芒尽显。其丰富的字符串处理库可直接解析报文，配合Cocotb框架，仅需少量Pyth
前言 开源 AFX-SATA-DMA 控制器：高速存储接口的完整实现（附源码） SATA 的开源并不是我的主要目的。这个项目最初的出发点，其实是想借此验证和实践 cocotb 仿真的完整流程，以及构建一套自主可控的 FPGA 开发工具链。可以说，是为了这点醋，才包了这顿饺子。不过既然 SATA 协议都已经实现出来了，索性就把它开源出来。开源的好处是双向的：对大家来说，可以借此深入学习SATA 协议
前言 在使用 cocotb 编写测试时，很多人可能都会遇到一些让人困惑的现象：比如说，你明明在发送一帧完整数据之后，加了 await RisingEdge(clk) 想等待 5 个周期再发下一帧，但在波形上却发现帧与帧之间并没有间隔；或者你在别的地方加了 Timer 也没起作用更甚至cocotb直接卡住不动了；又或者明明指定了发包数，却提前结束了。 这些现象的背后，其实不是 cocotb 出了问题
一、电容选型的关键参数 在选型之前，我们需要明确电容的几个关键参数，这些参数将直接影响电容的性能和适用场景： • 容量（Capacitance）：电容存储电荷的能力，单位是法拉（F），常用单位有微法（μF）、纳法（nF）和皮法（pF）。 • 额定电压（Voltage Rating）：电容能够承受的最大直流电压，超过该电压可能会导致电容损坏。 • 等效串联电阻（Equivalent Series
评论区
登录后即可参与讨论
立即登录