从今天开始，我将陆续推出FPGA的图像处理算法，并且包括matlab的图像处理算法与建模。
FPGA的图像处理算法
摘要：从今天开始，我将陆续推出FPGA的图像处理算法，并且包括matlab的图像处理算法与建模。
相关推荐
嵌入式开发 fpga实现音频预加重（pre-emphasis）滤波器
1预加重滤波器的作用 在语音信号中，声门波激励和口鼻辐射效应共同导致语音信号的高频分量能量要比低频分量弱。预加重（Pre-emphasis）的目的就是：1 .提升高频分量，平衡语音频谱，使得高频特征更加明显，便于后续的特征提取（如MFCC）。2.消除发声过程中口唇辐射的影响。3.在一定程度上抑制工频干扰。 2 预加重滤波器的使用场景 语音识别前端处理作用：这是预加重最经典和最重要的应用。平衡频
电路设计 SystemVerilog如何优雅的提升FPGA开发效率
• 前言 • SV的优劣 • 最方便的信号类型（logic） • 定义复杂信号的优雅方式（struct） • 最省心的状态机利器（enum） • 提前发现多驱 • 让数据结构更清爽的秘诀（typedef） • 最常用的批量信号写法（packed array） • 模块通信的终极级懒人包（interface） • 最优雅的头文件（package） • 最懂工程师意图的过程块定义（always）
嵌入式开发 FPGA计算3行同列数据之和
实验：FPGA**计算3**行同列数据之和 实验要求：PC机通过串口发送3行数据（一行有56个数据，3行共有56*3=168个数据）给FPGA，FPGA计算3行同一列数据的和，并将结果通过串口返回给上位机。 实现方法：使用两个FIFO IP Core，将串口接收到的数据进行缓存，当第一个FIFO1的数据存满后，将FIFO1的数据读出来给FIFO2，当FIFO2的数据存满时，当前两个FIFO的数据和
嵌入式开发 基于FPGA的VGA静态图片显示
之前学习了半年的图像处理，所以计划将自己学过的几个图像处理的基础算法，做过的设计记录下来，在OpenHW论坛上发表，计划是这样的，用VGA做显示，使用PC端上位机通过串口发送一幅图片数据到FPGA开发板，FPGA接收数据并做处理最终发送给VGA显示屏显示，计划要写的算法有彩色图像转灰度、均值/中值滤波、Sobel边缘检测等。那么现在这是第一篇，先来写VGA显示的驱动、以及将一幅图片显示到VGA显示
消费电子 高云高性能 FPGA UAC 完整解决方案，一套平台通吃全品类 USB 音频！
广东高云半导体推出一体化 FPGA UAC（USB Audio Class）完整音频解决方案，依托自研高速 USB 音频 IP 核与软硬协同架构，打造可兼容消费 Hi-Fi、便携音频、专业录音多通道声卡、会议麦克风阵列、工业音频采集等全品类 USB 音频硬件的统一开发平台，大幅降低音频设备研发门槛，实现从入门消费级到高端专业级产品需求一站式覆盖。 01 行业痛点：USB 音频方案开发的挑战 当前
嵌入式开发 ISE14.7安装教程（转）
ISE是Xilinx旗下的FPGA设计套件，界面人性化，操作相对简洁，虽然更新到14.7版本后不再更了，但是还是受很多初学者的喜爱，而且对于一些板子的也只有ISE才能支持。下面附上下载链接和安装教程。 ISE14.7**可在百度云中下载链接：** 原文链接： 在软件安装之前，得准备好软件安装包，可从Xilinx官网上下载： 下载好的软件如下所示： 接下来开始安装ISE14.7软件：
电路设计 set_input_delay中-add_delay的作用
在设置input_delay时，我们经常会使用下面的方式： set_input_delay -clock clk -min 2 [get_ports data_in] set_input_delay -clock clk -max 4 [get_ports data_in] 但有时也会在后面增加一个-add_delay的参数： set_input_delay -clock clk -max 2.1
嵌入式 FPGA问答系列--FPGA中Bank和Clock Region之前有什么关系？
前言：从今天开始，我们会定期整理FPGA交流群（包括其他FPGA博主的群）里面有价值的问题，并汇总成文章，如果问题多的话就每周整理一期，如果问题少就每两周整理一期，一方面是希望能帮到不经常看群消息的小伙伴，另一方面也算是我们的技术积累。 Q：FPGA中的Bank和Clock Region有什么关系？ A：这应该是很多FPGA工程师都很困惑或者没有认真相关的一个问题，首先来看Clock Region
直播 机器人会重新定义下一个工业时代吗？｜FPGA专题直播为您解惑
当机器人逐渐走进工业制造、智慧物流、建筑施工与服务场景，一个关键问题始终存在：如何让机器人既“强壮”，又“聪明”，同时还能保持高能效？ 从多轴运动控制，到实时感知与精准执行，机器人系统正在不断挑战算力、功耗与响应速度之间的平衡。而FPGA，正成为新一代机器人与电机控制架构中的核心技术之一。 Microchip微信直播《FPGA 专题：驱动未来｜机器人革命》将聚焦 Microchip FPGA 在
嵌入式开发 RK3588 + 国产FPGA，CameraLink视频采集轻松搞定
在CameraLink等专业视频接口领域，技术长期由海外巨头主导，基于进口DSP和FPGA的架构使我国产业面临核心技术和供应链的双重制约。随着国产化要求从政策引导转为硬性标准，市场需要高性能的国产替代方案。RK3588等国产芯片凭借出色性能，成为推动CameraLink技术自主化的重要选择。 RK3588一经推出，立即火爆工业自动化、能源电力、安防、通信等行业！得益于8核（4核A76 + 4核A
展会 国产芯实力！复旦微电子亮相第十四届中国电子信息博览会
4月9-11日，第十四届中国电子信息博览会（CITE2026）在深圳会展中心（福田）盛大启幕。复旦微电子集团携FPGA、PSoC、存储产品、宇航解决方案及FPAI系列产品等最新技术重磅亮相，全方位展示国产核心芯片与系统解决方案。 本次展会的焦点，是复旦微电子新一代异构融合可重构智能芯片FMZQ400TAI。单芯片集成8核高性能处理器+卧龙架构NPU+大容量FPGA，峰值AI算力达128TOPS
嵌入式开发 漫谈PCIe——BAR是什么
前言 对于主机而言，FPGA-PCIe 设备通过其 BAR（Base Address Register）被识别和访问。主机必须通过读写 BAR 所映射的地址空间，才能与 FPGA-PCIe 正确通信。这相当于将 FPGA-PCIe 内部的地址区域映射到主机的内存空间中，主机通过访问这段内存来完成数据收发。 readl(dif->bar0_mapped_addr + (offset<&l
展会 复旦微电子集团精彩亮相2026第二届商业航天产业发展大会暨商业航天展
3月17日至18日，以“创新跃迁，筑梦太空”为主题的2026第二届商业航天产业发展大会暨商业航天展，在深圳国际会展中心（宝安新馆）成功举办。上海复旦微电子集团股份有限公司携抗辐照系列产品与解决方案精彩亮相。 作为汇聚商业航天顶尖专家与领军企业的高端平台，大会吸引了200+参展企业、10000+观众，集中呈现商业航天领域的最新技术成果，打造了高水平学术交流与产业合作场景。 本次展会，复旦微电子展出
电路设计 从 IP 开始，学习数字逻辑：FIFO 篇（上）
学生期间，做的设计比较小或者偏向 demo 类型，那么 ip 核是会占据设计的很大一部分。但使用 ip 核本身对学习者来说就很有意义。通过 ip 的使用，会了解一个工程如何组织，如何阅读手册，如何通过仿真结果优化修改自己的设计。本系列就会通过使用一系列的基础 ip，讨论如何组织工程，阅读手册，编写基础的粘合逻辑，testbench 以及功能仿真。 使用 ip 对于数字逻辑方面的工
电路设计 用Python给Verilog设计自仿进阶：FPGA仿真如何极致压榨CPU
对于许多FPGA/IC工程师而言，设计实现游刃有余，验证仿真却常成短板——传统验证方法面临两难困局：学习UVM需投入大量时间成本，而纯Verilog自仿又会陷入重复造轮子的低效循环。以通信协议仿真为例，仅报文解析就需要重写整套解析逻辑，相当于用Verilog再实现一次协议栈，耗时费力。此时，Python的生态优势便锋芒尽显。其丰富的字符串处理库可直接解析报文，配合Cocotb框架，仅需少量Pyth
电路设计 开源AFX-SATA-DMA 控制器：高速存储接口的完整实现（附源码）
前言 开源 AFX-SATA-DMA 控制器：高速存储接口的完整实现（附源码） SATA 的开源并不是我的主要目的。这个项目最初的出发点，其实是想借此验证和实践 cocotb 仿真的完整流程，以及构建一套自主可控的 FPGA 开发工具链。可以说，是为了这点醋，才包了这顿饺子。不过既然 SATA 协议都已经实现出来了，索性就把它开源出来。开源的好处是双向的：对大家来说，可以借此深入学习SATA 协议
半导体 FPGA技术调研：FPGA在航天领域的应用
FPGA在航天领域的应用 01 引言 现场可编程门阵列 ( Field Programmable Gate Arrays，FPGA)是一种可编程使用的信号处理器件，用户可通过改变配置信息对其功能进行定义，以满足设计需求。与传统数字电路系统相比，FPGA具有可编程、高集成度、高速和高可靠性等优点，通过配置器件内部的逻辑功能和输入/输出端口，将原来电路板级的设计放在芯片中进行，提高了电路性能，降低了
嵌入式开发 如何学习FPGA（转）
一、入门首先要掌握**HDL（HDL=verilog+VHDL**）。 第一句话是：还没学数电的先学数电。然后你可以选择verilog或者VHDL，有C语言基础的，建议选择VHDL。因为verilog太像C了，很容易混淆，最后你会发现，你花了大量时间去区分这两种语言，而不是在学习如何使用它。当然，你思维能转得过来，也可以选verilog，毕竟在国内verilog用得比较多。
活动 第八届复微杯2026大学生电子设计大赛火热报名中
复微杯大学生电子设计大赛，是由上海复旦微电子集团股份有限公司打造的高校品牌赛事，自2019年启动以来，已成功举办七届。第八届复微杯全面升级产学研协同机制，特邀示范性微电子学院产学融合发展联盟作为指导单位。 主办单位：上海复旦微电子集团股份有限公司 承办单位：复旦大学微电子学院 协办单位：（排名不分先后） 浙江大学集成电路学院 上海交通大学集成电路学院 东南大学集成电路学院 电子科技大学
嵌入式开发 基于FPGA的RGB565_YCbCr_Gray算法实现
前面我们讲了基于FPGA用VGA显示一副静态图片，那么接下来我们就接着前面的工程来实现我们图像处理的基础算法里最简单的一个那就是彩色图像转灰度的实现。 将彩色图像转化为灰度的方法有两种，一个是令RGB三个分量的数值相等，输出后便可以得到灰度图像，另一种是转化为YCbCr格式，将Y分量提取出来，YCbCr格式中的Y分量表示的是图像的亮度和浓度所以只输出Y分量，得到的图像就是灰度图像了。我在这里选
评论区
登录后即可参与讨论
立即登录