IC技术圈期刊 2020年 第五期

来源：ZYNQ 19 次阅读
摘要： 本期文章目录 ZYNQ | 学习路线 ZYNQ 点击阅读 ZYNQ 关于Timing Exception Design #约束 点击阅读 码农的假期 Verilog有什么奇技淫巧？ Verilog #ASIC 点击阅读 硅农 基于CORDIC的加减乘除及三角函数实现 CORDIC 点击阅读 探究FPGA 读书笔记 | Design Rot -1 IC设计 点击阅读 icsoc 构建ic知识体系

本期文章目录

ZYNQ | 学习路线

ZYNQ

点击阅读

ZYNQ

关于Timing Exception

Design #约束

点击阅读

码农的假期

Verilog有什么奇技淫巧？

Verilog #ASIC

点击阅读

硅农

基于CORDIC的加减乘除及三角函数实现

CORDIC

点击阅读

探究FPGA

读书笔记 | Design Rot -1

IC设计

点击阅读

icsoc

构建ic知识体系

学习笔记

点击阅读

不忘出芯

备战秋招[五]-下

异步FIFO

点击阅读

摸鱼范式

啥？100个agent？这个台子怎么搭？

验证 #UVM

点击阅读

杰瑞IC验证

Vivado中jobs和threads的区别？选择多个jobs能加快实现速度么？

FPGA #Vivado #多线程

点击阅读

科学计算technomania

时钟切换中的glitch

时钟切换 #glitch

点击阅读

数字IC小站

ECF ：early clock flow

物理综合 #PR

点击阅读

陌上风骑驴看IC

用PyPI来发布FPGA Overlays

Python #Pynq #Zynq

点击阅读

PYNQ开源社区

版图ECO的那点事（中）

APR #ECO #ICC

点击阅读

艾思后端实现

“ 一网打尽 ” 二进制、格雷码、独热码编码方式

格雷码 #独热码

点击阅读

数字ICer

千万门级芯片到底是多大规模？

综合 #工艺 #门 #物理设计

点击阅读

白山头讲IC

2020ISSCC︱四倍无源增益和两阶失配误差整形NSSAR（一）

2020ISSCC #ADC

点击阅读

芯启示

如何从0到1创立AI芯片公司？- 超超超深度解读寒武纪《招股书》

寒武纪 #AI #创业

点击阅读

RTL2GDS

业界第一个真正意义上开源100 Gbps NIC Corundum介绍

NIC #开源 #FPGA

点击阅读

网络交换FPGA

优化时序多阈值灵活应用

swap vth option

点击阅读

芯灵动

FIFO阈值设置及深度计算原理

FPGA #FIFO深度计算

点击阅读

FPGA自习室

千兆以太网（4）：发送——ODDR原语和Wireshark抓包工具

FPGA #千兆以太网

点击阅读

FPGA开源工作室

数字IC和FPGA工程师岗位职责和要求

数字IC #SoC #FPGA

点击阅读

精进攻城狮

Verilog实现全并行比较算法（Latency=log2(N)，N表示需要比较的数字个数）

全并行比较算法

点击阅读

瓜大三哥

SystemVerilog面试题（26-30）

SystemVerilog

点击阅读

数字芯片实验室

电赛专题 | G题-双路语音同传

电子设计大赛 #G题-双路语音同传

点击阅读

数字积木

FPGA千兆网UDP通信

FPGA #UDP #通信

点击阅读

OpenFPGA

IC技术圈简介

2020年元旦，我们，十多位IC行业的公众号号主，共同建立了一个 “ IC技术圈 ” 。经过短短几个月的发展，目前有33位成员。我们将在这里或分享经验，或传授技巧，或聊求职就业，或谈人生规划。

浏览IC技术圈官方网站

相关推荐

嵌入式开发 基于FPGA的VGA静态图片显示

         ZYNQ算是Xilinx的一款比较高端的板子了，上面有以太网接口、USB2.0/OTG、HDMI双向接口，SD卡槽，而且板子内部还嵌入了ARM，上面可以跑linux，价格也不菲。刚开始查了一下手册了解到板子晶振是50Mhz，然后试了半天就是没有把VGA驱动起来，后来在仔细查了一下手册，这款板子在某种情况下板子提供的是125Mhz引脚为L16，然而我不知道怎么用50Mhz，那就直接

硅农 32 2026-04-13 FPGA ZYNQ

电路设计 用Python给Verilog设计自仿（一）：Cocotb环境初探

1前言 很多FPGA/IC工程师擅长设计，但在仿真方面较为薄弱。我认为主要问题在于，完整的仿真实现学习成本较高，如学习UVM需要掌握大量新的内容。而单纯使用Verilog自仿又难以满足需求，以报文仿真为例，我们需要解析报文，若仅依赖Verilog自仿，就相当于要自己编写一个报文解析模块，工作量非常庞大。而Python在数据处理方面则更加高效，如果加以利用，完全可以快速构建一个完整的仿真模型。Coc

AdriftCoreFPGA芯研社 36 2026-04-13 Python FPGA

电路设计 quartus 如何实现IP核的参数化调用

    在进行编码时，我们时常会使用到乘法器，除法器，等较复杂功能模块，为此fpga vendor设计定制了IP核，用户通过调用IP核来实现所需功能，耗费资源少且利于时序收敛。我们在日常verilog编码过程期望通过参数化的方式调用IP核。例如IP的位宽，时延，部分关键特性期望可以通过参数调用的方式实现，而不是通过打开GUI界面通过手动选择的方式实现。其实实现方式很简单。首先通过手动打开quart

处芯积律 24 2026-04-17 FPGA Verilog

嵌入式开发 基于FPGA的均值滤波算法的实现

　　前面实现了基于FPGA的彩色图像转灰度处理，减小了图像的体积，但是其中还是存在许多噪声，会影响图像的边缘检测，所以这一篇就要消除这些噪声，基于灰度图像进行图像的滤波处理，为图像的边缘检测做好夯实基础。 　　椒盐噪声（salt & pepper noise）是数字图像的一个常见噪声，所谓椒盐，椒就是黑，盐就是白，椒盐噪声就是在图像上随机出现黑色白色的像素。椒盐噪声是一种因为信号脉冲强度引

硅农 34 2026-04-18 FPGA Verilog

嵌入式开发 基于basys2用verilog设计多功能数字钟（重写）

前言          自从学习FPGA以来，唯一做过的完整系统就是基于basys2得多功能数字表。记得当时做的时候也没少头疼，最后用时间磨出来了一个不是很完整的小系统，当时还是产生了满满的成就感。现在回头看来，先不说功能实现的如何，首先代码书写满是不规范，其中犯得最多的一个问题就是把verilog当C来写。所以，我决定趁着寒假自由支配的时间比较多，决定重写多功能数字时钟，算是对我大二第一学期以来

硅农 25 2026-04-14 FPGA Verilog

嵌入式开发 基于basys2驱动LCDQC12864B的verilog设计图片显示

前言        在做这个实验的时候在网上找了许多资料，都是关于使用单片机驱动LCD显示，确实用单片机驱动是要简单不少，记得在FPGA学习交流群里问问题的时候，被前辈指教，说给我最好的指教便是别在玩这个了，多看看关于FPGA方面的书籍，比做这个单片机做的东西价值强多了。现在想来确实，自从学习FPGA以来，看过的书没有多少，只是想做个什么了，就在网上找找例程，照抄下来，把算法推理一遍，下个板子实现

硅农 37 2026-04-15 FPGA Verilog

嵌入式开发 基于FPGA的VGA静态图片显示

之前学习了半年的图像处理，所以计划将自己学过的几个图像处理的基础算法，做过的设计记录下来，在OpenHW论坛上发表，计划是这样的，用VGA做显示，使用PC端上位机通过串口发送一幅图片数据到FPGA开发板，FPGA接收数据并做处理最终发送给VGA显示屏显示，计划要写的算法有彩色图像转灰度、均值/中值滤波、Sobel边缘检测等。那么现在这是第一篇，先来写VGA显示的驱动、以及将一幅图片显示到VGA显示

硅农 26 2026-04-19 FPGA ZYNQ

嵌入式开发 FPGA计算3行同列数据之和

实验：FPGA**计算3**行同列数据之和 实验要求：PC机通过串口发送3行数据（一行有56个数据，3行共有56*3=168个数据）给FPGA，FPGA计算3行同一列数据的和，并将结果通过串口返回给上位机。 实现方法：使用两个FIFO IP Core，将串口接收到的数据进行缓存，当第一个FIFO1的数据存满后，将FIFO1的数据读出来给FIFO2，当FIFO2的数据存满时，当前两个FIFO的数据和

硅农 33 2026-04-16 FPGA 仿真

电路设计 从 IP 开始，学习数字逻辑：FIFO 篇（上）

    学生期间，做的设计比较小或者偏向 demo 类型，那么 ip 核是会占据设计的很大一部分。但使用 ip 核本身对学习者来说就很有意义。通过 ip 的使用，会了解一个工程如何组织，如何阅读手册，如何通过仿真结果优化修改自己的设计。本系列就会通过使用一系列的基础 ip，讨论如何组织工程，阅读手册，编写基础的粘合逻辑，testbench 以及功能仿真。     使用 ip 对于数字逻辑方面的工

ZYNQ 32 2026-04-19 FPGA Vivado

电路设计 用Python给Verilog设计自仿进阶：FPGA仿真如何极致压榨CPU

对于许多FPGA/IC工程师而言，设计实现游刃有余，验证仿真却常成短板——传统验证方法面临两难困局：学习UVM需投入大量时间成本，而纯Verilog自仿又会陷入重复造轮子的低效循环。以通信协议仿真为例，仅报文解析就需要重写整套解析逻辑，相当于用Verilog再实现一次协议栈，耗时费力。此时，Python的生态优势便锋芒尽显。其丰富的字符串处理库可直接解析报文，配合Cocotb框架，仅需少量Pyth

AdriftCoreFPGA芯研社 42 2026-04-10 FPGA Verilog

嵌入式开发 如何学习FPGA（转）

一、入门首先要掌握**HDL（HDL=verilog+VHDL**）。        第一句话是：还没学数电的先学数电。然后你可以选择verilog或者VHDL，有C语言基础的，建议选择VHDL。因为verilog太像C了，很容易混淆，最后你会发现，你花了大量时间去区分这两种语言，而不是在学习如何使用它。当然，你思维能转得过来，也可以选verilog，毕竟在国内verilog用得比较多。     

硅农 32 2026-04-11 FPGA Verilog

半导体产业 IC是什么

说句实话，我从事这个行业，在我的朋友眼里可能是蛮神秘的，经常有朋友开门见山的问我，你们一天都是干什么的，是不是就是给大家做游戏玩呢。我半开玩笑着说：我们是做给你们游戏机的。朋友一脸懵懂的看着我，眼睛流露出羡慕、疑惑的神情，可嘴里应承着：原来是这样啊。过了一段时间，等见到我，还是一样的问题，你们到底是做什么的啊！            这个行业，在外人看来就是：加班、熬夜，键盘侠、收入高、有空干活

艾思后端实现 29 2026-04-14 EDA IP

半导体产业 高云半导体车规家庭又增新成员，22nm GW5AT-LV60UG225A0成功通过AEC-Q100认证

颁证仪式 近日，高云半导体基于 22nm 先进工艺平台打造的车规级 FPGA 产品——GW5AT-LV60UG225A0，成功通过国际公认的汽车电子可靠性标准 AEC-Q100 Grade 1认证。这标志着高云半导体在汽车电子领域取得了又一里程碑式的突破，为此，高云半导体与长期合作伙伴——国内领先的第三方验证分析服务机构苏试宜特共同举行了庆贺仪式暨战略合作研讨会。 苏试宜特可靠度工程部部长蔡甦谷向

高云半导体 17 2026-04-17 FPGA 车规级

研讨会 聚统战智慧 献发展良策｜华大半导体召开AI浪潮下的“芯思考”研讨会

为深入贯彻落实国家人工智能发展战略，系统推进公司AI战略布局，充分发挥统一战线凝聚人心、汇聚力量的强大法宝作用，近日，华大半导体召开“爱企业 献良策 做贡献”主题活动暨AI浪潮下的“芯思考”研讨会。公司党委书记、董事长孙劼出席会议并讲话，副总经理赵毅，各部门主要负责人及各所投资企业的30余名党内外专家骨干参会。 孙劼指出，人工智能是培育发展新质生产力的核心引擎，更是公司实现从“跟跑”向“并跑”

华大半导体有限公司 11 2026-04-23 MCU 人工智能

电路设计 Clock Gating之浅见

当下这社会，没有几万个Clock Gating，出门都不好意思和别人打招呼！ 现在的深亚纳米工艺的设计中，低功耗已经是一个日渐总要的主题了，尤其是移动市场蓬勃发展起来之后，功耗的要求越来越严格，据传，在高级的手机系统开发的过程中，系统架构的设计，已经精确到每一个服务模块的毫安时（mAH）的级别，所以如果你的芯片功耗控制不下来，很有可能会被手机生产厂家踢出局。 在低功耗的世界里，我们有很多方法可做

艾思后端实现 25 2026-04-18 RTL 低功耗

嵌入式开发 睿擎平台 FPGA 高速通信：DSMC 总线读写实战

在工业控制和数据采集场景中，处理器与 FPGA 之间的高速数据交换是一个常见需求。传统方案通常采用 SPI（速度受限，一般 < 10Mbps）或 PCIE（带宽高但引脚多、设计复杂）。有没有一种方案，既能达到 几十 MB/s 的带宽，又只需要少量引脚，设计简单？ 今天分享一个基于 睿擎派 RC3506 的方案——利用 RK3506 芯片内置的 DSMC（Double Data Rate Se

RT-Thread操作系统 33 2026-04-17 嵌入式开发 FPGA

电路设计 编写优雅的Verilog：代码风格是数字设计的第一道防线

在数字电路设计的世界里，Verilog不仅是实现功能的工具，更是工程师与工具（综合器、仿真器）、与同事、与未来的自己沟通的桥梁。糟糕的代码风格如同混乱的电路板，线缆缠绕，故障难寻；而优雅的代码风格则像一份精密的施工图，层次清晰，一目了然。它不仅是个人习惯，更是项目成功的第一道防线。 一、结构与可读性：像写文章一样写代码 1. 一致的缩进与格式统一的缩进（建议使用2或4个空格）是代码可读性的基石。

ZYNQ 56 2026-04-08 Verilog 代码风格

电路设计 学硬件设计，有什么书籍可以推荐？

一、基础理论知识 1）电路分析基础（李瀚荪），这本书是教材，对于底子薄的同学，还是建议先看看的，主要是一些电路分析的定理、转换方式等。 2）像微机原理、线性电子电路、非线性电子电路、高频电子线路这些教材都建议看看。 二、数字电路设计 推荐《数字电子技术基础》（第六版，阎石），数字电路基础是电子专业必修课，高校教材内容也都是大差不差的，也可以看华成英的第五版。 如果是走FPGA/CPLD路线，需要学

记得诚 20 2026-04-20 电路设计 PCB

开发板 小心玩上瘾！这块FPGA开发板真是面面俱到！

文章**概述** Alchitry Au FPGA是一块专为学习、项目原型设计与高性能逻辑开发打造的 FPGA开发板。它搭载 Xilinx Artix‑7 XC7A35T‑1C 芯片，提供超过 33,000 个逻辑单元（LUT）与 256MB DDR3 RAM，在同类产品中具备非常强的处理能力与灵活性。 本文将带你全面了解这款开发板的硬件配置、外设资源、片上

DigiKey得捷 22 2026-04-14 开发板 FPGA

电路设计 用Python给Verilog设计自仿（11）：仿真的玄学问题——协程、阻塞、 事件驱动、时间驱动

前言 在使用 cocotb 编写测试时，很多人可能都会遇到一些让人困惑的现象：比如说，你明明在发送一帧完整数据之后，加了 await RisingEdge(clk) 想等待 5 个周期再发下一帧，但在波形上却发现帧与帧之间并没有间隔；或者你在别的地方加了 Timer 也没起作用更甚至cocotb直接卡住不动了；又或者明明指定了发包数，却提前结束了。 这些现象的背后，其实不是 cocotb 出了问题

AdriftCoreFPGA芯研社 50 2026-04-11 协程 Verilog
评论区

登录后即可参与讨论

立即登录
热门文章
1 万能头文件 bits/stdc++.h应该使用吗？ 2 反激开关电源反馈环路计算详解：TL431与光耦参数设计 3 漫谈PCIe——BAR是什么 4 sv基础：timescale、timeunit、timeprecision 5 自己画一块ESP32-C3 的开发板（第一次使用立创EDA）（PCB到手） 6 影翎全景无人机A1发布：249g机身+10公里图传 7 Xiaomi MiMo-V2.5 系列大模型开启公测 8 光伏电站并网测试详解：涉网试验核心内容与关键点 9 CRC校验基础介绍与C代码示例 10 全网最适合入门的面向对象编程教程：00 面向对象设计方法导论
同类最新
热门标签
MCU 华为 FPGA 英伟达 Arm 人工智能 意法半导体 智能座舱 英飞凌 小米 恩智浦 边缘 AI 集成电路 半导体 物联网 汽车电子 三星 新能源汽车 NXP ST