让FPGA赋能边缘计算开发，从哪儿起步？

来源：贸泽电子 芯片新品 9 次阅读
摘要：算力是智能世界的核心驱动力之一，这是不争的事实。值得注意的是，如今算力的部署，其重心正加速从云端向网络边缘侧迁移，因此不依赖高带宽资源、能够在更靠近数据源的地方实现智能决策、实时响应的边缘计算业已成为行业的热点，得以快速发展。 支撑边缘计算的快速演进，必然需要相应的算力器件作为硬件平台。在这方面，开发者有多种技术选择，其中FPGA作为一种硬件可编程、低延迟、高能效的异构算力方案，日益体现出独特的价

算力是智能世界的核心驱动力之一，这是不争的事实。值得注意的是，如今算力的部署，其重心正加速从云端向网络边缘侧迁移，因此不依赖高带宽资源、能够在更靠近数据源的地方实现智能决策、实时响应的边缘计算业已成为行业的热点，得以快速发展。

支撑边缘计算的快速演进，必然需要相应的算力器件作为硬件平台。在这方面，开发者有多种技术选择，其中FPGA作为一种硬件可编程、低延迟、高能效的异构算力方案，日益体现出独特的价值，并在越来越多的边缘计算场景中得以“重用”。

具体来讲，FPGA在边缘计算中的优势体现在以下几个方面：

  • 硬件可编程与可动态重构的扩展性。这使得FPGA在具有硬件加速的高性能同时兼具灵活性，无需更换芯片即可重配置，快速响应设计需求的变化。

  • 出色的低延迟与确定性，FPGA可将算法直接映射为硬件电路，因此与基于软件编程的CPU/GPU等器件相比，能够更好地满足实时精确控制所需。

  • 更高的能效比，FPGA只为特定任务定制逻辑，无冗余的通用计算单元，与通用型的 CPU/GPU相比，能效优势明显。

  • 定制化的I/O接口配置能力：FPGA可根据应用所需配置为不同的I/O接口，原生支持多样化的接口协议（甚至是非标接口），且全链路硬件化，与其他接口数量和支持协议固定的器件相比，这无疑是一大优势。

  • 中小批量应用的成本优势，与专用的ASIC相比，FPGA无需高昂的研发、流片成本，更适合于中小批量、定制化的场景，这对于相对“碎片化”的边缘计算应用十分有利。

正是看到了FPGA对于边缘计算的独特价值，近年来主流FPGA厂商一直在瞄准这一市场进行更深入的产品布局。

边缘计算发展对FPGA提出新要求

当然，想要“布局精准”，肯定需要对边缘计算市场的发展趋势有更为敏锐和清晰地认知，并以此为据定义与之匹配的FPGA产品。

那么，今天边缘计算的发展有哪些显著的趋势，对与之匹配的FPGA会提出哪些新的要求呢？归纳起来有以下五点：

1

强连接：边缘设备需要和越来越多的传感器和外部功能组件连接，这使得可扩展的连接性成为衡量FPGA性能时一个更为关键的因素。

2

高能效：在一些新兴的边缘计算领域，如可穿戴医疗设备，需要在性能和功耗之间实现更优的均衡。

3

小型化：更紧凑的封装，会让FPGA更容易集成到系统中，进而推动边缘设备的小型化和轻量化设计。

4

低成本：成本的优化无疑会大大扩展FPGA的应用版图，使其能够渗透到以往其他竞争算力器件的固有市场。

5

高安全：对安全性的要求一直是伴随着边缘计算的发展同步加码的，特别是后量子密码算法等新技术的发展，也需要嵌入式算力器件通过技术迭代及时跟进。

不难看出，随着边缘计算的发展，相关市场对于FPGA产品的需求，正在从“性能优先”向“追求功耗、成本、安全、连接性等多维均衡”转变。哪个产品能够看准这个机遇，自然就有机会“吃”到相应的市场红利。

面向成本和能效敏型应用的FPGA

AMD / Xilinx的Spartan™ UltraScale+™ FPGA就是看准这一市场切入点，应运而生的产品。该系列产品依然是基于AMD面向16nm及更先进工艺节点的UltraScale+架构，继承了这一平台在性能、功耗与集成度等方面成熟的体系优势；与此同时，又专为成本敏感、能效优先型的边缘计算应用进行了优化，与UltraScale+系列的其他产品（如Artix、Kintex和Virtex等）形成互补，也为UltraScale+产品组合提供了至关重要的一块拼图。

图1：Spartan™ UltraScale+™ FPGA

（图源：AMD / Xilinx）

具体来讲，Spartan UltraScale+™ FPGA的独特定位，及其为边缘计算应用开发带来的价值，体现在以下五个方面：

1

高I/O密度与灵活接口

Spartan™ UltraScale+™ FPGA支持多达572个GPIO，覆盖1.2V至3.3V多种电平标准；提供多达8个运行速度为16.3 Gb/s的GTH收发器，用于高速数据传输和额外带宽；还支持PCIe Gen4及MIPI D-PHY接口，为开发者提供了极大的灵活性，以轻松应对传感器聚合、桥接、板级管理等I/O密集型应用所需。

2

小封装中的高I/O与逻辑单元比

与其他系列FPGA相比，Spartan™ UltraScale+™配置的逻辑单元规模不算大（从11K到218K），但对应的I/O数量却很可观（从304个到527个），这使其具有更高的“I/O与逻辑单元比”。这样的设计带来两个好处：一方面是有效“控制”器件的封装面积——可小至10mm x 10mm；另一方面又让开发者在使用尽可能减少额外组件的同时，能够通过丰富的连接功能实现特定应用，进而赋能系统的小型化设计。

3

出色的低功耗与高能效

得益于先进的16nm FinFET工艺，Spartan™ UltraScale+™ FPGA相比上一代28nm产品，总功耗预计降低高达30%。同时，通过集成硬核LPDDR4x / LPDDR5存储器控制器和PCIe硬核IP模块，可进一步令系统能效提升约60%！

4

先进的安全特性

虽然是成本优化型FPGA，Spartan™ UltraScale+™器件仍配备有强大的安全特性，包括物理不可克隆函数 (PUF)、用于身份验证的主公钥/次公钥 (PPK/SPK)、用于加密的真随机数生成器（TRNG）等，同时支持NIST认证的后量子密码算法，帮助开发者构建从硬件信任根到全生命周期的主动安全防御体系。

5

完整的生态支持加速设计开发

AMD的Vivado Design Suite开发工具，为Spartan™ UltraScale+™提供从综合、布局布线到调试的全流程支持，大大降低了FPGA开发门槛，加速设计实现。这也有助于减少边缘计算系统整体的研发成本，提高开发效率。

综上所述，Spartan™ UltraScale+™ FPGA针对成本敏感型的边缘计算应用市场，进行了全面的优化，以高数量I/O、出色的能效表现以及先进的安全功能，为嵌入式视觉、医疗、工业互联、机器人与视频等应用提供理想的解决方案。

图2：Spartan™ UltraScale+™ FPGA产品组合

（图源：AMD / Xilinx）

体验从验证到量产的极速开发

特别值得一提的是，为了帮助开发者快速体验并部署Spartan™ UltraScale+™ FPGA，AMD / Xilinx推出了SCU35评估套件。该套件基于Spartan™ UltraScale+™ SU35P器件（36K逻辑单元，高达304个I/O），提供了一个功能完整、开箱即用的开发平台，有助于大幅缩短从概念验证到原型设计的周期。

图3：Spartan™ UltraScale+™ FPGA SCU35评估套件（图源：AMD / Xilinx）

在加速Spartan™ UltraScale+™ FPGA开发方面，SCU35评估套件体现出三大特点：

01

丰富的板级连接选项

丰富的I/O资源是Spartan™ UltraScale+™ FPGA核心优势之一，因此SU35套件提供了丰富的板级连接选项，使得开发者能够全面评估该FPGA的性能，而无需定制板卡。SU35套件的板级连接选项包括：

  • 2个MikroE Click接口

  • 1个HSIO连接器

  • Arduino Shield I/O扩展接口

  • 4个Pmod和2x Raspberry Pi HAT扩展接口

  • MII 10/100以太网（RJ-45）

  • 64 Mb HyperRAM存储器

这些接口覆盖了主流的传感器、执行器和通信模块，让开发者可以灵活地搭建复杂系统。

图4：SCU35评估套件的板载资源

（图源：AMD / Xilinx）

02

开箱即用型开发体验

开发流程复杂、学习曲线陡峭，一直是制约FPGA更广泛应用的痛点。针对这一挑战，SCU35 评估套件通过与AMD的Vivado等工具和相关开发生态无缝集成，让开发人员不仅可以利用AMD所提供的工具、IP库、示例设计和教程等资源快速启动FPGA评估，还可以将多种第三方外设连接到SCU35套件，获得更丰富的生态资源支持。这种“开箱即用”的体验，即使缺乏FPGA经验的工程师也能快速上手，走入FPGA开发的大门。

03

从原型到量产的全流程支持

SCU35评估套件不仅适用于前期评估，其硬件设计和引脚分配充分考虑了与量产板的兼容性，因此开发者完全可以在该平台上验证I/O配置、功耗优化和安全策略，并将成熟的设计直接迁移到目标量产器件，从而降低风险、缩短上市时间。

也就是说，通过SCU35评估套件，开发者能够以极低的初期投入，快速上手验证Spartan™ UltraScale+™ FPGA在高I/O、低功耗应用中的表现，并为边缘计算产品的规模化部署奠定坚实基础。

本文小结

伴随着边缘计算的发展，FPGA作为一种硬件可编程、低延迟、高能效的算力平台，扮演着日益重要的角色。

而且，FPGA也在跟随着边缘计算市场的演进快速迭代，发展出与之相适应的新品类。比如AMD / Xilinx 的Spartan™ UltraScale+™ FPGA系列，在成本优化型产品组合中，以更高I/O与逻辑单元比特性脱颖而出，填补了高接口密度、低功耗、成本敏感型应用的市场空白，极具市场潜力。

而与Spartan™ UltraScale+™ FPGA配套的SCU35评估套件，更是为开发者提供了一条从原型验证到规模商用的捷径，让广大开发者能够在边缘计算时代轻松地玩转FPGA，为更多的创新应用赋能！

Spartan™ UltraScale+™ FPGA

SCU35评估套件的更多信息

相关推荐

嵌入式开发 基于FPGA的VGA静态图片显示

         ZYNQ算是Xilinx的一款比较高端的板子了，上面有以太网接口、USB2.0/OTG、HDMI双向接口，SD卡槽，而且板子内部还嵌入了ARM，上面可以跑linux，价格也不菲。刚开始查了一下手册了解到板子晶振是50Mhz，然后试了半天就是没有把VGA驱动起来，后来在仔细查了一下手册，这款板子在某种情况下板子提供的是125Mhz引脚为L16，然而我不知道怎么用50Mhz，那就直接

硅农 72 2026-04-13 FPGA ZYNQ

半导体产业 高云半导体车规家庭又增新成员，22nm GW5AT-LV60UG225A0成功通过AEC-Q100认证

颁证仪式 近日，高云半导体基于 22nm 先进工艺平台打造的车规级 FPGA 产品——GW5AT-LV60UG225A0，成功通过国际公认的汽车电子可靠性标准 AEC-Q100 Grade 1认证。这标志着高云半导体在汽车电子领域取得了又一里程碑式的突破，为此，高云半导体与长期合作伙伴——国内领先的第三方验证分析服务机构苏试宜特共同举行了庆贺仪式暨战略合作研讨会。 苏试宜特可靠度工程部部长蔡甦谷向

高云半导体 39 2026-04-17 FPGA 车规级

更多频道 FPGA的图像处理算法

从今天开始，我将陆续推出FPGA的图像处理算法，并且包括matlab的图像处理算法与建模。

FPGA开源工作室 42 2026-04-20 FPGA MATLAB

产业分析 一文彻底看懂AI-RAN

最近这两年，网上关于AI-RAN的讨论很多。 有人认为，AI-RAN是大势所向，代表了通信架构的未来演进方向。 也有人认为，AI-RAN就是一个噱头，是某些厂商的一厢情愿，肯定不会成功。 那么，到底什么是AI-RAN？它背后的技术逻辑是什么？它究竟会不会颠覆整个通信行业呢？ 什么是AI-RAN AI-RAN，即人工智能无线接入网（Artificial Intelligence - Radio Ac

中国科学院半导体研究所 44 2026-04-26 GPU 英伟达

电路设计 用Python给Verilog设计自仿（一）：Cocotb环境初探

1前言 很多FPGA/IC工程师擅长设计，但在仿真方面较为薄弱。我认为主要问题在于，完整的仿真实现学习成本较高，如学习UVM需要掌握大量新的内容。而单纯使用Verilog自仿又难以满足需求，以报文仿真为例，我们需要解析报文，若仅依赖Verilog自仿，就相当于要自己编写一个报文解析模块，工作量非常庞大。而Python在数据处理方面则更加高效，如果加以利用，完全可以快速构建一个完整的仿真模型。Coc

AdriftCoreFPGA芯研社 63 2026-04-13 Python FPGA

嵌入式开发 睿擎平台 FPGA 高速通信：DSMC 总线读写实战

在工业控制和数据采集场景中，处理器与 FPGA 之间的高速数据交换是一个常见需求。传统方案通常采用 SPI（速度受限，一般 < 10Mbps）或 PCIE（带宽高但引脚多、设计复杂）。有没有一种方案，既能达到 几十 MB/s 的带宽，又只需要少量引脚，设计简单？ 今天分享一个基于 睿擎派 RC3506 的方案——利用 RK3506 芯片内置的 DSMC（Double Data Rate Se

RT-Thread操作系统 69 2026-04-17 嵌入式开发 FPGA

研讨会 聚统战智慧 献发展良策｜华大半导体召开AI浪潮下的“芯思考”研讨会

为深入贯彻落实国家人工智能发展战略，系统推进公司AI战略布局，充分发挥统一战线凝聚人心、汇聚力量的强大法宝作用，近日，华大半导体召开“爱企业 献良策 做贡献”主题活动暨AI浪潮下的“芯思考”研讨会。公司党委书记、董事长孙劼出席会议并讲话，副总经理赵毅，各部门主要负责人及各所投资企业的30余名党内外专家骨干参会。 孙劼指出，人工智能是培育发展新质生产力的核心引擎，更是公司实现从“跟跑”向“并跑”

华大半导体有限公司 48 2026-04-23 MCU 人工智能

数据中心 爆发就是现在 —— 全球数据中心半导体市场2029预测

NEWS  MarketsandMarkets最新分析报告预计，全球数据中心半导体市场规模将从2024年的868亿美元增长至2029年的2658亿美元，2024-2029年复合年增长率（CAGR）达25.1%。 市场增长的核心驱动因素包括：AI及生成式AI工作负载的快速扩张、超大规模云服务商的投入加码、高性能计算与加速处理器需求攀升、高带宽内存（HBM）等先进存储技术的普及，以及现代云数据中心基础

EEPW 58 2026-05-02 Intel ADI

开发板 小心玩上瘾！这块FPGA开发板真是面面俱到！

文章**概述** Alchitry Au FPGA是一块专为学习、项目原型设计与高性能逻辑开发打造的 FPGA开发板。它搭载 Xilinx Artix‑7 XC7A35T‑1C 芯片，提供超过 33,000 个逻辑单元（LUT）与 256MB DDR3 RAM，在同类产品中具备非常强的处理能力与灵活性。 本文将带你全面了解这款开发板的硬件配置、外设资源、片上

DigiKey得捷 54 2026-04-14 开发板 FPGA

电路设计 quartus 如何实现IP核的参数化调用

    在进行编码时，我们时常会使用到乘法器，除法器，等较复杂功能模块，为此fpga vendor设计定制了IP核，用户通过调用IP核来实现所需功能，耗费资源少且利于时序收敛。我们在日常verilog编码过程期望通过参数化的方式调用IP核。例如IP的位宽，时延，部分关键特性期望可以通过参数调用的方式实现，而不是通过打开GUI界面通过手动选择的方式实现。其实实现方式很简单。首先通过手动打开quart

处芯积律 41 2026-04-17 FPGA Verilog

嵌入式开发 一个FPGA生态，打通多种高速视频接口

PolarFire® FPGA助力4K / 8K机器视觉快速落地 如果您正在做高速成像或机器视觉系统开发，那么好消息来了——只用一套PolarFire FPGA生态，就能同时搞定SDI、SLVS-EC 和 CoaXPress™接口！ PolarFire FPGA 通过统一的平台，大幅简化设计流程，让复杂的视频接口开发变得更高效、更可控。 三种方式，全面加速您的下一代设计 SDI Rx/Tx I

Microchip微芯 54 2026-04-29 FPGA 机器视觉

半导体产业 酷芯微IPO！视觉AI SoC赛道突围

近期，视觉处理AI SoC供应商合肥酷芯微电子股份有限公司（下称“酷芯微”或“公司”）递交《招股书》，计划在香港交易所主板上市（IPO），引发关注。酷芯微本次IPO的独家保荐人为华泰金融控股（香港）有限公司。 作为国内领先的视觉处理AI SoC及集成解决方案供应商，酷芯微深耕行业十余年，依托全栈自研技术体系，聚焦无人机、智能物联、智能可穿戴三大核心赛道，凭借差异化的低功耗、高算力、低时延产品优势，

是说芯语 22 2026-05-09 NPU 边缘计算

开发板 解锁：利用Efinix FPGA 开发板解决ML图像处理痛点

*全新的 FPGA 架构方法带来了更精细的控制和更大的灵活性，以满足机器学习 (ML) 和人工智能 (AI) 的需求。本系列文章包括两部分，*讨论了开发板与外部器件和外设（如摄像头）的连接，以及如何利用 FPGA 消除图像处理的瓶颈。 从工业控制和安全到机器人、航空航天和汽车，FPGA 在许多应用中扮演着重要角色。凭借可编程逻辑内核的灵活性及其广泛的接口能力，FPGA在可以部署机器学习 (ML) 

DigiKey得捷 71 2026-04-14 FPGA RISC-V

嵌入式开发 基于FPGA的均值滤波算法的实现

　　前面实现了基于FPGA的彩色图像转灰度处理，减小了图像的体积，但是其中还是存在许多噪声，会影响图像的边缘检测，所以这一篇就要消除这些噪声，基于灰度图像进行图像的滤波处理，为图像的边缘检测做好夯实基础。 　　椒盐噪声（salt & pepper noise）是数字图像的一个常见噪声，所谓椒盐，椒就是黑，盐就是白，椒盐噪声就是在图像上随机出现黑色白色的像素。椒盐噪声是一种因为信号脉冲强度引

硅农 76 2026-04-18 FPGA Verilog

半导体产业 莱迪思112亿重磅收购！

芯片 + 可自定义固件 5月6日消息，美国低功耗FPGA龙头莱迪思（Lattice，市值约1137亿元）昨日宣布，计划以16.5亿美元（约112亿元人民币）收购私募股权公司THL Partners持有的固件大厂AMI。 AMI 是 American Megatrends Inc.（美商安迈）：平台固件（BIOS/UEFI）+ 服务器远程管理（BMC）+ 安全固件 领导者，覆盖 PC、服务器、云端与

21ic电子网 40 2026-05-08 FPGA AI服务器

半导体产业 再获融资加码！重庆GPU独角兽年内股改、冲刺IPO

2026年5月8日，重庆国产GPU独角兽象帝先计算技术（重庆）有限公司（下称“象帝先”）完成新一轮融资首批签约。本轮融资由智路资本、钧鑫投资联合领投，广州粤港基金及部分老股东跟投，资金将用于新一代GPU架构研发、量产、生态建设与商业化落地。此前，象帝先已与中信建投证券签署上市财务顾问协议，计划2026年内完成股份制改造，正式加速IPO进程。 象帝先成立于2020年9月，是拥有完全自主知识产权的国产

是说芯语 51 2026-05-11 英伟达 AMD

嵌入式开发 基于basys2用verilog设计多功能数字钟（重写）

前言          自从学习FPGA以来，唯一做过的完整系统就是基于basys2得多功能数字表。记得当时做的时候也没少头疼，最后用时间磨出来了一个不是很完整的小系统，当时还是产生了满满的成就感。现在回头看来，先不说功能实现的如何，首先代码书写满是不规范，其中犯得最多的一个问题就是把verilog当C来写。所以，我决定趁着寒假自由支配的时间比较多，决定重写多功能数字时钟，算是对我大二第一学期以来

硅农 47 2026-04-14 FPGA Verilog

嵌入式开发 FPGA漫谈PCI-E：TLP包

前言 本系列不会从零讲PCIe，也不会照搬规范条款，标准文档已经够厚，这里更像是一份工程师视角下的PCIe手边笔记 ， 以更简洁的方式记录PCIe的关键点。 TLP包 由于PCIe-DMA的实现始终在事务层通过TLP包完成，因此深入理解TLP包的构成至关重要。 TLP包所在位置 在PCIe协议的传输层中，TLP包的结构相较于链路层与物理层的报文而言，最为简单清晰。 ‍ TLP的结构 TLP的结构

AdriftCoreFPGA芯研社 66 2026-04-18 FPGA PCIe

芯片新品 高云半导体3G SDI IP，为高清视频应用提供更高性价比方案

广东高云半导体科技股份有限公司（以下简称“高云半导体”）今日宣布，其自主研发的3G SDI（串行数字接口）接口IP核心已完成全面测试并正式向市场发布。为展示该IP的成熟度与稳定性，高云半导体同步推出了一套基于Arora V家族FPGA的SDI转HDMI高清视频演示方案，旨在为广播电视、医疗影像、安防监控、视频会议及工业视觉等领域提供高效、低延迟、长距离传输的国产化替代方案。 关于SDI：专业视频传

高云半导体 25 2026-05-08 FPGA 高云半导体

人工智能 AI统治世界杯

距离2026年美加墨世界杯的开幕只剩一个多月了，但这届世界杯在中国大陆地区的转播权方案还没谈拢。最新消息显示，央视拒绝了FIFA开出的价码，双方估计还要进行多轮谈判。无论转播权最后以何种形式落地，大概率都不会影响普通观众的观赛热情。 不管怎么说，世界杯都是个超级大IP，背后有着巨大的流量池，这样的一个舞台自然也少不了AI的表演。 （图源：FIFA） 雷科技（ID：leitech）注意到，2026年

21ic电子网 19 2026-05-12 人工智能 边缘计算
评论区

登录后即可参与讨论

立即登录
热门文章
1 Xiaomi MiMo-V2.5 系列大模型开启公测 2 开门红 | BOE（京东方）2026年一季度喜迎开门红 业务增长与股东回馈并重 3 漫谈PCIe——BAR是什么 4 小米 MiMo-V2.5 系列开源 & Orbit 百万亿 Token 计划启动 5 复苏信号：模拟芯片一哥暴涨近20%，创25年纪录 6 武汉芯源半导体，全系列调价 7 长电科技：全面进军晶圆级和系统级先进封装！ 8 小米开源模型首日登顶全球榜首，百万亿Token免费送 9 山东新首富诞生！光模块龙头一周狂赚5亿 10 芯片制造“核心工艺”完全指南
芯片新品最新
热门标签
华为 英伟达 MCU 小米 智能座舱 人工智能 英特尔 FPGA 三星 英飞凌 Arm 意法半导体 AMD 半导体 ADI NVIDIA 新能源汽车 汽车电子 集成电路 台积电