对照一下 你是否误解了变压器初级 / 次级阻抗？
文章**概述** 工业与高可靠性领域，实现 PCI Express（PCIe）接口的电气隔离对于系统的抗噪声、可靠性、接地分离以及安全要求至关重要。ADI（Analog Devices）提供基于 Giga‑Speed 隔离技术的完整方案，可满足 PCIe Gen 1 高速链路的隔离需求，并确保信号完整性（SI）与协议兼容性。 ADN4622BRNZ：PCIe Gen 1 LVDS 链路隔离核心器件
标签专题 · 共 5 篇文章
# PCIe
关于「PCIe」的技术文章、设计资料与工程师讨论，持续更新。
5
篇文章
16
人关注
274
次浏览
漫谈PCIe——BAR是什么
前言 对于主机而言，FPGA-PCIe 设备通过其 BAR（Base Address Register）被识别和访问。主机必须通过读写 BAR 所映射的地址空间，才能与 FPGA-PCIe 正确通信。这相当于将 FPGA-PCIe 内部的地址区域映射到主机的内存空间中，主机通过访问这段内存来完成数据收发。 readl(dif->bar0_mapped_addr + (offset<&l
FPGA漫谈PCI-E：TLP包
前言 本系列不会从零讲PCIe，也不会照搬规范条款，标准文档已经够厚，这里更像是一份工程师视角下的PCIe手边笔记 ， 以更简洁的方式记录PCIe的关键点。 TLP包 由于PCIe-DMA的实现始终在事务层通过TLP包完成，因此深入理解TLP包的构成至关重要。 TLP包所在位置 在PCIe协议的传输层中，TLP包的结构相较于链路层与物理层的报文而言，最为简单清晰。 TLP的结构 TLP的结构
“芯”光所向，步履不止｜澜起科技2025年度关键词
“芯”光所向 步履不止 澜起科技2025年度关键词 前言 时针行至岁末，2025年的篇章即将收官。 这一年，有突破的高光，也有深耕的笃行。 哪些关键词，能浓缩澜起科技这一年的足迹？ 在倒计时最后一天， 让我们一同回放时间的进度条， 揭晓属于澜起科技的年度关键词！ 关键词1 持续创新 深耕研发 这一年，我们紧跟技术演进浪潮，持续加大研发投入，深耕核心领域，实现产品矩阵与解决方案全面升级。 CXL
漫谈PCIe——如何进行内存读写
DMA与MMIO的读写操作均通过三种基本报文实现：MWr（写请求）、MRd（读请求）和CPLD（完成带数据）。 MMIO的读写机制较为简单：写操作直接发起一次MWr请求；读操作则先发起MRd请求，然后等待一个包含数据的CPLD报文作为响应。 相比之下，DMA的读写行为则复杂得多，但其原理依然可以理解。 Request Memory请求包在传输时需遵循以下规范 4KB 地址边界限制 Memor