为 FIFO 编写 testbench
在使用各种手段测试我们的 FIFO ip 之前，我们首先得写一个 testbench。testbench 是什么，Vivado 会告诉你就是一个普通的
ZYNQ 订阅号
FPGA学习，数字IC设计，包含嵌入式ARM、C语言、Linux、Python编程，分享最芯资讯及ZYNQ/PYNQ学习指南，提供了一个IC领域的技术交流和信息分享全栈平台。
全部文章
-
-
学生期间，做的设计比较小或者偏向 demo 类型，那么 ip 核是会占据设计的很大一部分。但使用 ip 核本身对学习者来说就很有意义。通过 ip 的使用，会了解一个工程如何组织，如何阅读手册 -
本期文章目录 ZYNQ | 学习路线 ZYNQ 点击阅读 ZYNQ 关于Timing Exception Design #约束 点击阅读 码农的假期 Verilog有什么奇技淫巧？ Verilog -
版本：Notepad++ 7.6.6 ，32位 //======================================================================= -
据韩国媒体报道，全球最大的内存芯片制造商三星电子正在开发一款用于卫星通信的人工智能调制解调器芯片，其目标是SpaceX的Starlink网络，这是其下一代非地面6G战略的一部分。 行业分析师表示，这
-
Compass AI **平台何以丝滑？安谋科技“周易” X3 打通端侧大模型开发“最后一公里”** 硬件是端侧 AI 的骨架，而软件生态是其血肉。即使拥有领先的硬件架构，若缺乏易用、开放的软件工具链
-
当你第一次接触Verilog时，很容易把它当成C或Java这样的编程语言。这是一个常见的误区，也是入门路上的第一个坎。Verilog不是一种编程语言，而是一种硬件描述语言。 你的角色不是“写程序”，
-
美国两党议员周四在众议院提出一项法案，该法案将阻止《芯片法案》拨款的接受者在 10 年内购买中国芯片制造设备。 该法案针对一系列芯片制造工具，从荷兰制造商 ASML 生产的复杂光刻设备，到切割芯片印
-
一、标识符与注释 前面已经说到，模块名的定义要符合标识符的定义，那么什么是标识符呢？它的语法是什么呢？ ①标识符是赋给对象的唯一名称，通过标识符可以提及相应的对象，Verilog语法将对转义标识符中
-
近日，某职场社交平台上有多名认证信息为“联想员工”的网友爆料称，联想ISG上海全员被裁，涉及数百人。 一位联想员工爆料称：“ISG中国此次裁员沟通会仅开了15分钟，且会议迟到了13分钟，最后感觉是给 -
去年，代表英国和爱尔兰授权分销商的电子元件供应网络（ecsn）报告称，其成员对2025年的前景“极其谨慎”。由于贸易问题和客户内部库存水平高企，客户需求难以判断。 其对 2026 年的预测与全球贸易
-
人工智能 (AI) 正通过前所未有的硬件驱动型投资超级周期重塑全球技术格局。到 2030 年，用于 AI 优化数据中心的资本支出 (CapEx) 预计将超过 7 万亿美元，这一规模是以往任何计算转型都 -
在数字电路设计的世界里，Verilog不仅是实现功能的工具，更是工程师与工具（综合器、仿真器）、与同事、与未来的自己沟通的桥梁。糟糕的代码风格如同混乱的电路板，线缆缠绕，故障难寻；而优雅的代码风格则