FPGA LMS算法自适应滤波器设计详解
第一部分 设计概述 自适应滤波是近几十年发展起来的信号处理理论的的新分支。随着人们在该领域研究的不断深入，自适应处理的理论和技术日趋完善，其应用领域也越来越广泛。自适应滤波在通信、控制、语言分析和综合、地震信号处理、雷达和声呐波束形成，以及医学诊断等诸多科学领域均有着广泛的应用，也正是这些应用又反过来推动了自
新闻资讯
0人已关注本栏目聚焦全球及中国半导体产业最新动态，涵盖集成电路设计、制造与封测、设备与材料、EDA工具、功率器件、存储芯片、汽车电子、人工智能芯片等细分领域。内容包括行业政策解读、企业重大发布、技术突破、市场趋势分析、投融资动向及展会活动报道等，致力于为业内人士提供权威、及时、深度的资讯服务，助力把握产业脉搏，洞察发展先机。
新闻资讯技术
Agilex 5 FPGA：高性能与低功耗的嵌入式解决方案
如何为您的应用选择更理想的 DRAM？ 对于嵌入式系统工程师而言，选择合适的 DRAM 至关重要，需综合考虑带宽、时延与功耗限制。在近期发布的白皮书中，我们详细比较了主要的内存类型（包括 DDR4、DDR5、LPDDR4 和 LPDDR5），并针对视频处理和 AI 推理等高吞吐量应用提供了实用的选择建议。
FPGA TJ375 PLL动态配置详解：最新技术解析
TJ375已经支持PLL的动态配置。打开PLL在Advance Settings中的Dynamic Reconfiguration中勾选Enable就可以了。最大可以支持85组配置参数。动态配置框图如下： （1）在interface中打开动态配置功能 使用PLL动态配置功能需要打开PLL的reset和
Icepi Zero：Raspberry Pi Zero尺寸的便携FPGA开发板
“Icepi Zero 是一款 Raspberry Pi Zero 尺寸的便携式 FPGA 开发板，基于 Lattice ECP5。” Made with KiCad 系列将支持新的展示方式。直接将以下链接复制到浏览器中(或点击“阅读原文”)：https://ww
MLX90640热成像与FPGA结合：VGA输出详解
来源：OpenFPGA；;作者：碎碎思 在本文中，我们将介绍如何构建带有VGA输出的低分辨率热成像。该解决方案基于Melexis MLX90640红外阵列、FPGA S7 50开发板(AMD-Xilinx Spartan-7 FPGA，带VGA输出)。 Sparkfun Melexis MLX90640 红
Zynq UltraScale+ ZU7EV BZ10开发板：4K图像处理与AI视觉详解
在边缘智能日益复杂的应用场景中，系统协同能力已成为性能的新衡量维度。 ALINX 近期发布的 BZ10 异构多处理采集计算开发板在这方面的表现十分亮眼。 （ AMD Zynq UltraScale+ ZU7EV 开发平台 BZ10） 一颗芯片，融合多种算力架构 ZU7EV=FPGA+ARM+G
FPGA YOLO算法：高效SMT焊点缺陷检测系统详解
第一部分 设计概述 1.1 设计目的 作为电子产品最重要的组成部分，印刷电路板（PCB）的设计日趋复杂和器件尺寸的缩小，促使对 SMT 可靠性提出了更高的要求。因此对于 SMT 电路板的检测研究具有深刻的现实意义和经济价值。 在 SMT 工艺中，贴片器件焊点的好坏会严重影响 PCB 板的质量。轻则会导致
FPGA加速神经网络：机器学习应用详解
FPGA 在机器学习中的应用 随着机器学习和人工智能技术的迅猛发展，传统的中央处理单元（CPU）和图形处理单元（GPU）已经无法满足高效处理大规模数据和复杂模型的需求。FPGA（现场可编程门阵列）作为一种灵活且高效的硬件加速平台，越来越多地被应用于机器学习任务中。本文将探讨 FPGA 在机器学习中的应用，特别是
FPGA外接FT232H配置FIFO实现USB通信回环测试详解
USB英文全称 Universal Serial Bus，即通用串行总线，是一个外部总线标准，用于规范电脑与外部设备的连接和通讯。 FTDI 公司的USB2.0 芯片FT232H 进行USB 通信 FH232H芯片在内部不仅完成了USB 硬件接口差分电平转换，还封装了USB 的相关协议，留出数据交互接口
FPGA与TinyML：易灵思与南京大学暑期课程圆满结束
近日，由国产FPGA领军企业易灵思与南京大学集成电路学院联合举办的“深度学习与硬件加速”暑期课程圆满结课。本次课程为期5天（7月7日至7月11日），面向大三本科生，旨在通过理论与实践结合的方式，帮助学生掌握FPGA硬件加速与TinyML的前沿技术，培养集成电路与人工智能交叉领域的创新人才。 课程亮点：理论与实践
FPGA实现FOC算法：PWM模块设计详解
一.简介 哈喽，大家好，从今天开始正式带领大家从零到一，在FPGA平台上实现FOC算法，整个算法的框架如下图所示，如果大家对算法的原理不是特别清楚的话，可以先去百度上学习一下，本教程着重介绍实现过程，弱化原理的介绍。那么本文将从PWM模块开始进入FOC算法中去。 二. PWM模块设计 我们知道有些
AMD FPGA助力动态数据加密：高效低时延的SAFE系列解决方案
该公司为关键基础架构提供高性能、高成本效益解决方案，确保无缝过渡到量子安全加密 Sitehop 是一家致力于提高网络安全与性能的网络安全技术公司。其 SAFE 系列产品线包括旨在保护关键网络动态数据安全的硬件强制加密和解密系统。这些系统以其超低时延、高带宽和极低功耗而著称。 Sitehop 的技术能以低时延
FPGA通信设计详解：从FFT到频率补偿
1. FFT有什么用? FFT(快速傅里叶变换)是离散傅里叶变换(DFT)的高效实现算法，它的核心作用是快速将信号从时域转换到频域，从而简化信号分析和处理的过程。 自然界的信号(如声音、图像、电磁波等)通常以时域形式存在(即随时间变化的波形)，但很多特性(如频率成分、谐波分布)在频域中更易分析 FFT
FPGA与USB3.0通信：UVC摄像机设计详解
以下文章来源于OpenFPGA，作者碎碎思 FPGA和USB3.0通信-UVC摄像机 本次演示用的是USB3.0芯片-CYPRESS CYUSB3014（下称 FX3），该芯片是标准的USB3.0 PHY，可以大大简化使用USB通信时FPGA的设计，主需要使用状态机进行FIFO的读写控制即可，同时该芯
Efinity RISC-V IDE入门详解：2023最新开发指南
一、Efinity工程 io_memoryClk是与存储器接口共用的时钟，需要连接正确。 UART 由于钛金系列是有片上晶振的，所以有些客户可能会选择片上晶振作为SOC的系统时钟或者选择片上晶振作为PLL的参考时钟，再由该PLL的输出时钟作为SOC的系统时钟，但是由于片上晶振频率偏差比较大
LVDS接口设计：ADC与FPGA数据传输详解
来源：FPGA技术实战 引言：本文描述了ADC和FPGA之间LVDS接口设计需要考虑的因素，包括LVDS数据标准、LVDS接口数据时序违例解决方法以及硬件设计要点。 1. LVDS简介 1.1 什么是LVDS? LVDS(低压差分信号)标准是业界流行的差分数据传输标准，它是双线、低摆幅差分信号。其优
FPGA与DMA技术：AD9280/AD9708 ADC数据采集详解
简介：本文介绍如何利用FPGA和DMA技术处理来自AD9280和AD9708 ADC的数据。首先，探讨了这两种ADC的特点及其与FPGA的接口兼容性。接着，详细说明了使用Xilinx VIVADO环境下DMA IP核来实现高效数据传输的步骤，包括创建项目、配置ADC接口、添加和连接DMA IP核、设计控制逻辑、生成
安路科技荣膺2025最具创新力科创板上市公司：FPGA技术突破
近日，上海松江举办的“2025中国科创领袖大会暨科创板开市六周年峰会”上，“科创板开市六周年评选”榜单揭晓，安路科技凭借在FPGA领域的持续突破与创新成果，荣膺“2025最具创新力科创板上市公司”称号。这一殊荣，是对安路科技以创新为引擎，驱动国产FPGA技术自立自强与产业化应用的高度认可。 作为国内FPGA领域
DE1-SOC FPGA开发板：太空射击游戏详解
引言 今天继续常春藤名校之一——康奈尔大学的FPGA课程ECE 5760典型案例分享：基于DE1-SOC开发板的太空射击游戏。 1. 项目概述 项目说明 该项目是在DE1-SoC FPGA平台上开发一个名为“太空射击”的实时游戏，利用系统的ARM+FPGA功能，“太空射击”使用内存映射I/O在VGA
FPGA USB数据传输详解：FX2芯片应用与回环测试
USB通信 你也许会有疑问，明明有这么多通信方式和数据传输（SPI、I2C、UART、以太网）为什么偏偏使用USB呢? 原因有很多，如下： 1. 高速数据传输能力 高带宽 ：USB接口提供了较高的数据传输速率，尤其是随着USB版本的升级（如USB 3.0及更高版本），其理论速度可达5 Gbps甚至更