高压差分探头CMRR实测:麦科信DP系列性能解析
在电力电子与半导体开关器件的测量中,存在大量高压共模噪声与快速开关干扰。如果差分探头的共模抑制比(CMRR)不足,那么原本应为零或微弱的差模信号可能被共模干扰淹没、扭曲或出现毛刺。 本文基于低频与高频实测数据,对比分析麦科信差分探头与竞品在共模干扰环境下的表现差异,以评价其在实际电力电子应用中的可靠性与抗干扰能
本栏目聚焦全球及中国半导体产业最新动态,涵盖集成电路设计、制造与封测、设备与材料、EDA工具、功率器件、存储芯片、汽车电子、人工智能芯片等细分领域。内容包括行业政策解读、企业重大发布、技术突破、市场趋势分析、投融资动向及展会活动报道等,致力于为业内人士提供权威、及时、深度的资讯服务,助力把握产业脉搏,洞察发展先机。
在电力电子与半导体开关器件的测量中,存在大量高压共模噪声与快速开关干扰。如果差分探头的共模抑制比(CMRR)不足,那么原本应为零或微弱的差模信号可能被共模干扰淹没、扭曲或出现毛刺。 本文基于低频与高频实测数据,对比分析麦科信差分探头与竞品在共模干扰环境下的表现差异,以评价其在实际电力电子应用中的可靠性与抗干扰能
近日,中兴通讯发布 M153 AI 手机,搭载豆包手机助手,从系统层内嵌 AI Agent,能够跨应用执行复杂指令,完成复合型任务,以“AI 原生手机”重塑行业格局。南芯科技(证券代码:688484)的 SC6010 AMOLED PMIC 及 SC8565A 电荷泵充电芯片进入该产品供应链,为 AI 手机的大模型
电子发烧友网报道(文/黄山明)前不久,英伟达在美国硅谷总部召开了一场闭门会议,会议主题只有一个:如何解决AIDC电力短缺问题。 数据显示,到2027年,仅英伟达自家的GPU集群就需要消耗150-200GW的电力,这相当于整个法国电力消耗量的2倍左右。 长时储能正是解决缺电问题的重要技术方案,尤其针对AIDC的高能耗、高
文章来源:老虎说芯 原文作者:老虎说芯 本文总结了FPGA选型的核心原则和流程,旨在为设计人员提供决策依据,确保项目成功。 一、FPGA芯片选型的核心原则 FPGA选型,就像为一辆车选发动机和底盘,既要匹配性能需求,也要兼顾成本、维护和可用性。理想的选型,是性能、资源、开发难度和供货安全性的综合平衡
设计、编译、交付,轻松搞定。更快更高效。 Vivado 设计套件提供经过优化的设计流程,让传统 FPGA 开发人员能够加快完成 Versal 自适应 SoC 设计。 面向硬件开发人员的精简设计流程 - 顶层 RTL 流程 - 通过使用顶层 RTL,用户能够像配置片上网络和收发器一样配置关键的
电子发烧友网报道(文 / 吴子鹏)软件定义汽车(Software-Defined Vehicle, SDV)正掀起汽车产业的革命性变革,推动行业从机械硬件主导迈向软件技术驱动的新阶段。其核心在于实现硬件与软件的解耦,借助软件实现车辆功能的动态定义与持续迭代,为汽车行业带来全新的发展机遇。 SDV 从架构、
2025年5月8日至11日,中国图像图形领域顶级学术盛会——中国图象图形大会(CCIG 2025)在湖南长沙圆满落幕!作为图像图形领域的年度盛会,本次大会汇聚了国内外顶尖学者、行业领袖及创新企业,共同探讨前沿技术趋势与产业应用。中科亿海微以创新者姿态,携自主研发的高可靠FPGA芯片及一系列专业解决方案亮相。凭借卓越的技
“2025紫光同创FPGA技术研讨会”深圳站&广州站即将盛大启航!作为紫光同创生态合作伙伴,小眼睛科技将携多个基于紫光同创FPGA方案亮相,此次展示的解决方案覆盖了工业自动化、音视频处理、网络通信等多个关键领域。我们将以卓越的技术实力和丰富的行业经验,助力各领域实现智能化升级,共同开启智能科技的新篇章。方案1:
国产芯片的崛起与创新组合RK3568:强大性能的核心引擎紫光同创PG2L50H灵活定制的硬件利器强强联合 聚势而生RK3568+紫光同创PG2L50HRK3568与紫光同创PG2L50H相结合,二者的优势得到充分的互补与放大。一方面,RK3568 强大的通用计算能力和丰富的软件生态,能够运行复杂的操作系统和应用程序,实
第1节 什么是 FPGA FPGA 的全称为 Field-Programmable Gate Array,即现场可编程门阵列。 FPGA 是在 PAL、 GAL、 CPLD 等可编程器件的基础上进一步发展的产物, 是作为专用集成电路( ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原
本篇文章来自 FPGA 大神、Ardiuvo & Hackster.IO 知名博主 Adam Taylor。在这里感谢 Adam Taylor 对 ALINX 产品的关注与测试。为了让文章更易阅读,我们在原文的基础上作了一些灵活的调整,包括对一些专业名词进行了补充解释,便于初学者快速理解。原文链接已贴在文章
来源:老刘记事儿 最近有客户反映国产FPGA京微齐力P2器件内部合封的pSRAM控制器读写效率很高,能达80%以上,而且合封了4片8bit位宽pSRAM芯片,按250MHz主频DDR双沿读写算下来80%效率能跑出12.8Gbps的极限带宽,即使考虑工程布局布线的限制影响因素,按210MHz主频也应能跑出10.5
在工业通信领域,技术革新与突破始终是推动行业发展的核心动力。今天,为大家带来基于DSMC/FlexBus并口的RK3576J与FPGA通信方案,核心板国产化率高达100%,为工控场景带来高效、稳定的通信新体验。下面一起来看看! 开发环境与测试数据 本文主要介绍RK3576J与FPGA的通信案例,适用开发环境如下:
摘要:本系统由FPGA、串口屏、DAC模块和AD831组成。FPGA通过调用宏功能模块NCO,按照输入时钟50MHz,产生相应频率正弦信号输出,共产生两路,一路为调制信号,另一路为载波信号。根据AM调制的原理,调用宏功能模块LPM_MULT将调制信号和载波信号的数值相乘,得到AM调制信号,并能够对调制度进行调节。并
PolarFireCore器件价格降低30%,同时保留了经典PolarFire系列市场领先的能效、安全性和可靠性 当前市场中,物料清单(BOM)成本持续攀升,开发者需在性能和预算间实现优化。鉴于中端FPGA市场很大一部分无需集成串行收发器,Microchip Technology Inc.(微芯科技公司)正式发
“之前的文章嵌入式基础构架 from andrew@labs介绍了大型嵌入式项目的构架,本文将深入介绍 MCU 到 FPGA 的内存映射方案。” 首先回顾,我为未来多数大型嵌入式项目规划的架构是:使用较大规模(AMD Xilinx Kintex-7 或 Artix/Kintex UltraScale+)F
在trion要实现一个4选1时钟复用或许比较麻烦。但是在钛鑫上已经给出了解决方案。这里以Ti60F225为例来介绍如何实现下面的4选择1时钟选择功能。 在FPGA的top,bottom,right和left各有8个clkmux,分别是Mux 0 ~ Mux 7。 每个MUX的时钟来源包括GPIO,LV
近年来,在政策驱动、国产化等趋势下,国内对FPGA相关人才的需求激增,培养出具备创新思维、坚实的理论基础与实践能力的人才是当前行业发展的重要目标之一。 作为国产FPGA的创新者,安路科技始终重视高端人才的培养和本土化,积极投身大学计划,不断加强与高校的紧密合作,助力产学研融合,持续推动FPGA领域人才培养,赋能
在Vivado中,VIO(Virtual Input/Output)是一种用于调试和测试FPGA设计的IP核,它允许设计者通过JTAG接口实时读取和写入FPGA内部的寄存器,从而检查设计的运行状态并修改其行为。VIO IP核提供了一个简单易用的接口,使得用户可以轻松地与FPGA内部寄存器进行交互。 在Vivad
确保对长生命周期应用的持续供货支持 罗彻斯特电子与Lattice达成合作,向全球客户供应精选的Lattice现场可编程门阵列产品(FPGA)。 Lattice作为全球领先的可编程逻辑解决方案供应商之一,其FPGA技术广泛应用于通信、计算机、工业、汽车以及消费电子等多个领域。罗彻斯特电子与Lattice合作,