Efinity RISC-V IDE入门详解：2023最新开发指南
一、Efinity工程 io_memoryClk是与存储器接口共用的时钟，需要连接正确。 UART 由于钛金系列是有片上晶振的，所以有些客户可能会选择片上晶振作为SOC的系统时钟或者选择片上晶振作为PLL的参考
搜索 "RISC-V" 共找到 33 篇文章
RISC-V PLIC详解：易灵思Sapphire SoC中断管理
随着 RISC -V处理器在 FPGA 领域的广泛应用，易灵思 FPGA 的 Sapphire RISC-V 内核凭借软硬核的灵活支持，为开发者提供多样选择。本文深入探讨 Sapphire SoC 中 RISC - V 平台级中断控制器
RISC-V自定义指令详解：易灵思FPGA硬件加速方案
RISC-V（Reduced Instruction Set Computing-V）是一个开源指令集架构（ISA），它的设计目标是提供一个简洁、可扩展且高效的指令集，适用于各种应用场景，从低功耗设备到高性能计算。易灵思提供完整的RIS