微电子所在IGZO 2T0C 3D DRAM领域取得进展
人工智能与高性能计算应用的快速发展，对高容量、高带宽存储的需求急剧增长。高速SRAM受其6T结构限制，难以实现高容量；片外DRAM因访问延迟较高，无法充分满足高带宽需求。在此背景下，基于IGZO的2T0C架构可后道集成于逻辑芯片之上，被视为兼顾高容量与高带宽的有效解决方案。但当前2T0C DRAM的研究局限于平面架构和垂直4F²架构，尚缺乏单步多层的三维集成方案，制约了密度的进一步提升。 针对上述
关于「2T0C」的技术文章、设计资料与工程师讨论，持续更新。
人工智能与高性能计算应用的快速发展，对高容量、高带宽存储的需求急剧增长。高速SRAM受其6T结构限制，难以实现高容量；片外DRAM因访问延迟较高，无法充分满足高带宽需求。在此背景下，基于IGZO的2T0C架构可后道集成于逻辑芯片之上，被视为兼顾高容量与高带宽的有效解决方案。但当前2T0C DRAM的研究局限于平面架构和垂直4F²架构，尚缺乏单步多层的三维集成方案，制约了密度的进一步提升。 针对上述