芯片设计中的版图效应
本文介绍了芯片设计中的版图效应。 为了降低成本和提高性能，芯片尺寸一直在不断缩小。密度的增加是通过推动器件尺寸和缩小图案尺寸来实现的。随着CMOS缩放扩展到28nm技术，晶体管不再以其宽度和长度来充分表征，而是进一步取决于其他版图几何参数和周围的邻域。因此，布局依赖效应 （LDE） 成为一个严重的问题，不容忽视。 LDE, Layout Dependent Effect 就是“版图相关效应”或“布
关于「阱邻效应」的技术文章、设计资料与工程师讨论，持续更新。
本文介绍了芯片设计中的版图效应。 为了降低成本和提高性能，芯片尺寸一直在不断缩小。密度的增加是通过推动器件尺寸和缩小图案尺寸来实现的。随着CMOS缩放扩展到28nm技术，晶体管不再以其宽度和长度来充分表征，而是进一步取决于其他版图几何参数和周围的邻域。因此，布局依赖效应 （LDE） 成为一个严重的问题，不容忽视。 LDE, Layout Dependent Effect 就是“版图相关效应”或“布