玻璃基封装载板：AI 芯片的下一代“地基”，到底难在哪里？
AI 大芯片与 Chiplet 集成规模持续扩张，传统有机封装载板在翘曲、布线、热稳定性上遇瓶颈，玻璃基载板凭借高平整、可调热膨胀、TGV 垂直互连成为新型封装地基。文章对比硅中介层、有机基板，拆解 TGV 量产核心难点，解读面板企业跨界逻辑与产业落地节奏。 过去聊 AI 芯片，大家最关心 GPU、HBM、先进制程。但随着芯片越做越大、Chiplet 越堆越多，另一个看似不起眼的环节开始变得重要
半导体
1人已关注纳米网半导体频道 — 提供半导体领域最新资讯、技术文章和行业动态。
半导体技术
封装基板的分类及技术特性
高集成 SoC 推动 BGA 高密度封装普及，封装基板是核心承载构件。本文从基材、有无芯层、互连焊球三大维度完整划分基板品类，详解有机、陶瓷、玻璃三类基材特性、工艺路线与适用场景，对比有芯 / 无芯、BGA/LGA 基板结构优劣与技术迭代方向。 随着现代芯片集成度、运算规模持续提升，传统引线框架封装的引脚数量有限，已经无法适配高集成度、高性能芯片的封装需求。在此背景下，球栅阵列（BGA）高密度封
先进制程芯片的研发和生产，究竟难在哪里？
先纠正一个常见误解：3nm、5nm 不是尺子上真实的线宽，更像是工艺代际名称，代表晶体管密度、功耗、性能、设计规则和量产能力的一整套升级。公开资料看，台积电 3nm FinFET 工艺已在 2022 年进入高量产阶段，2nm N2 也已在 2025 年第四季度进入量产，并开始采用 nanosheet 晶体管结构。 所以问题的核心不是“能不能做出 3nm”，而是：能不能高良率、低成本、稳定地做出几千
半导体所高性能大面积钙钛矿太阳能电池研究取得进展
钙钛矿太阳电池是未来最具潜力的光伏技术之一，在地面电站、光伏建筑一体化以及空间能源供给等方面应用前景广阔。高效率大面积器件是钙钛矿太阳电池走向商业化的重要一环。目前实验室小面积电池光电转换效率已超过27%，但器件面积放大存在效率骤降的问题，其主要挑战在于器件面积制备中为提高钙钛矿薄膜均匀性，往往采用低浓度溶液降低溶液粘度，这一方法存在结晶窗口缩短、局部结晶过快问题，导致薄膜晶体质量较差以及模组效率
英飞凌推出面向电动汽车逆变器的全新EiceDRIVER™ 栅极驱动，在降低物料清单成本的同时提升功率级利用率
英飞凌科技股份公司**推出了专为纯电动汽车（BEV）牵引逆变器设计的全新增强型隔离式栅极驱动IC产品系列**：EiceDRIVER™ 1EDI3040AS和1EDI3041AS。该系列同时支持IGBT和碳化硅（SiC）MOSFET，相比市面上常见的解决方案，可让特定功率级释放出更多可用性能，并将丰富的功能集成于单个栅极驱动IC之中。这有助于整车厂（OEM）和一级供应商（Tier-1）减少所需的外部
刻蚀后残留到底怎么判断？聚合物残留、金属污染和过刻不是一回事
刻蚀后残留到底怎么判断？聚合物残留、金属污染和过刻不是一回事 同样叫“刻蚀残留”，背后的原因可能完全不同。 有些残留来自聚合物沉积，有些来自金属或颗粒污染，有些其实不是残留，而是刻蚀不足、微遮蔽、过刻损伤或下层材料暴露后的形貌变化。如果一看到残留就直接加强清洗，可能短期看起来干净了，但真正的工艺问题并没有解决，甚至还会引入新的表面损伤。 所以，刻蚀后残留的判断，第一步不是问“怎么洗掉”，而是先判
盘点台积电CoPoS设备供应链核心玩家
先进封装：台积电 CoPoS 设备供应链的核心玩家曝光 随着全球人工智能（AI）芯片尺寸不断突破物理极限，传统的 12 英寸圆形晶圆在面积利用率上面临巨大挑战。 为此，台积电全力推进将 CoWoS（晶圆级封装）与扇出型面板级封装（FOPLP）技术相融合的次世代先进封装技术——CoPoS（Chip-on-Panel-on-Substrate）。 该技术通过“以方代圆”的矩形面板大幅提升材料利用率，成
告别外设堆叠：芯佰微CBM14AD125，14位125MSPS单芯片ADC
多通道高速数据采集系统的器件选型中，性能指标、功耗控制、供应链稳定性往往难以兼顾——进口器件供货周期长、成本高，国产方案常存在性能打折扣、替代适配工作量大的问题。对于14位精度、百兆级采样率的中端ADC赛道，一款既能对标进口器件性能、又能降低系统设计成本的国产方案，能直接缩短项目落地周期。 芯佰微电子推出的CBM14AD125，是一款4通道、14位分辨率、最高125MSPS采样率的流水线型ADC
四种芯片的后段互连：层数差异背后的工艺逻辑
本文介绍了四种芯片的后段互连。 在芯片制造中，后段互连（BEOL）负责把底层晶体管连接成完整电路。不同芯片的金属层数和材料选择差异很大，这是由各自的应用需求决定的。 逻辑芯片 （CPU/GPU）对互连要求最高。它需要把数十亿个晶体管连接成复杂的高速通路，既有密密麻麻的局部信号线，也有宽大的电源线和全局总线。因此逻辑芯片的金属层数最多，先进节点（如5nm、3nm）通常有12到16层。最下面几层用铜和
微电子所在IGZO 2T0C 3D DRAM领域取得进展
人工智能与高性能计算应用的快速发展，对高容量、高带宽存储的需求急剧增长。高速SRAM受其6T结构限制，难以实现高容量；片外DRAM因访问延迟较高，无法充分满足高带宽需求。在此背景下，基于IGZO的2T0C架构可后道集成于逻辑芯片之上，被视为兼顾高容量与高带宽的有效解决方案。但当前2T0C DRAM的研究局限于平面架构和垂直4F²架构，尚缺乏单步多层的三维集成方案，制约了密度的进一步提升。 针对上述
氧化铝陶瓷芯片载体
生瓷片制备是陶瓷基板工艺的基础，涉及浆料组分、冲孔、印刷与烧结等关键环节。通过PVB黏结剂体系与精准流延工艺，确保生瓷片机械强度与尺寸稳定。丝网印刷实现高精度金属化，烧结与电镀则保障基板致密性与可靠性，支撑多层高密度互连应用。 生瓷片的制备 在流延法制备陶瓷基板的生产工艺中，无论是单层结构陶瓷基板还是多层结构陶瓷基板，核心基础原材料均为陶瓷生片。行业常用的未烧结生瓷片厚度主要为0.2mm与0.28
摩尔定律真的失效了吗？为什么先进封装成了新的性能杠杆？
摩尔定律未死，但已从“晶体管缩小”的线性红利转为“系统集成”的复合竞争。AI时代，芯片性能瓶颈从算力转向数据搬运与互联效率，先进封装成为连接GPU、HBM与Chiplet的关键杠杆，推动产业从“堆晶体管”进入“搭系统”的新阶段。 过去几十年，半导体行业有一个近乎信仰级的规律：摩尔定律。 简单说，就是芯片上的晶体管数量会周期性增加，芯片性能不断提升，单位计算成本不断下降。这个规律支撑了 PC、智能手
白皮书下载 | 深度解析为何SiC MOSFET必须构建专属可靠性验证方法？
在电力电子领域，SiC MOSFET正凭借高频、高效、高温的显著优势在新能源汽车、光伏储能、工业电源等核心场景加速渗透。SiC MOSFET能复用硅基器件(如垂直型MOSFET或IGBT)的许多基本的器件设计概念，另外用于验证Si MOSFET/IGBT长期稳定性的许多方法可以直接用到SiC MOSFET上。但更深入的分析表明，基于SiC的MOSFET还需要进行一些不同于Si器件的额外可靠性试验。
微组装及陶瓷封装发展
微组装依托引线键合、倒装芯片实现微米级高精度裸芯片封装，陶瓷封装是典型应用。文章围绕低介电陶瓷基材、大尺寸基板量产、微细线路加工、无源元件内嵌四大 2026 前沿方向，系统拆解陶瓷封装材料、工艺与产业化优劣。 微组装 微组装工艺是一类高精度、微型化的电子组装技术，该工艺的最小组装单元尺寸区间为数微米至100微米，以引线键合、倒装芯片为核心基础技术，主要应用于常规SMT表面贴装工艺无法适配的高精度、
晶圆减薄技术：从背面研磨到超薄晶圆制造
本文将介绍减薄工艺。 先进封装推动晶圆减薄成为关键工艺 随着先进封装技术不断向高密度集成、小型化和三维堆叠方向演进，晶圆减薄已经从传统封装中的辅助工艺逐渐发展成为影响器件性能与封装可靠性的关键环节。无论是移动终端中的高集成度芯片、HBM高带宽存储器，还是广泛应用于人工智能计算领域的2.5D/3D封装器件，都对晶圆厚度提出了越来越严格的要求。在许多先进封装方案中，晶圆厚度已由传统的数百微米降低至10
TEM是什么？在半导体制造中有什么作用？
本文将介绍透射电子显微镜（TEM）。 透射电子显微镜（TEM）在半导体制造中扮演着关键角色，其核心原理是利用高能电子束穿透超薄样品，电子与样品发生散射后在成像系统中形成对比度，从而揭示材料的内部结构。与扫描电子显微镜（SEM）主要观察表面形貌不同，TEM更类似于对材料进行“透视”分析，能够回答栅氧厚度、界面粗糙度、接触孔残留、异常相形成以及空洞与剥离等一系列关键问题。 TEM的加速电压通常远高于S
连苹果都成潜在客户？Intel 18A-P 到底藏了多少硬货
原标题：解析Intel 18A-P工艺细节：相比18A有何不同?很适合HPC应用? 关注半导体先进制造工艺的读者应该知道，Intel 18A工艺量产已经有段时间了——Panther Lake(酷睿Ultra 3代)及Clearwater Forest(至强6+)都用上了该工艺;前者相比主要基于TSMC N3的Arrow Lake的性能与能效提升还是有目共睹的。Intel 18A工艺的同家族演
一文了解3D NAND存储芯片发展及工作原理与失效机制
从ITRS到IRDS，半导体路线图正从晶体管微缩转向系统级集成与新材料探索。作为三维集成典范，3D NAND通过垂直堆叠与多值存储持续提升密度，但电荷俘获、横向迁移等失效机制对可靠性提出新挑战，需结合失效建模与预测策略加以应对。 半导体发展概述 国际半导体技术路线图（International Technology Roadmap for Semiconductors, ITRS）由美国半导体工业
湿法刻蚀中的介质层与金属层加工：从SiO₂到金属互连的化学控制
本文主要介绍了湿法刻蚀中的介质层与金属层加工。 湿法刻蚀 在半导体制造工艺中，湿法刻蚀不仅广泛应用于硅材料本身的加工，更重要的价值体现在介质层与金属薄膜的选择性图形化过程中。无论是栅介质、隔离层、钝化层，还是后续互连结构中的金属布线，其表面加工质量都直接决定器件的电学性能与长期可靠性。因此，针对不同材料体系建立具有高选择性、高均匀性以及低损伤特征的湿法刻蚀体系，始终是微电子工艺开发中的重要内容。
别吹 PPT 了！到底谁能把 AI 落地到桌面？
最近的摩尔线程发布会上，摩尔线程创始人、董事长兼首席执行官张建中是这么形容AI时代遭遇的算力挑战的：“很少有人能准确预测下个月token的需求量是多少。”回看2024-2026年初这短短2年时间，中国的日均token消耗量就上涨了1800倍，2025年中日均token消耗量30万亿，二道了2026年初仅OpenClaw这一个应用的日均token消耗就达到了140万亿... 在智能体AI的时代背景下
