Electrical Die Sorting工艺介绍
EDS工艺 是在晶圆完成电路制造的FAB工序与最终封装工序之间进行的关键测试环节，也被称为晶圆测试或探针测试。其核心任务是通过电气特性检测，逐一判断晶圆上每个芯片是否达到所需的质量水平，筛选出合格与不合格产品，并对可修补的缺陷芯片进行修复，使其转为合格品。 这一工艺直接关系到半导体良率——良率即一片晶圆上实际合格芯片数量占设计最大芯片数的百分比，是衡量生产效率的直接指标。EDS不仅能在早期剔除不
半导体
1人已关注纳米网半导体频道 — 提供半导体领域最新资讯、技术文章和行业动态。
半导体技术
芯片界的“背向革命”：让供电后撤，性能翻番
本文将介绍芯片界的“背向革命”。 在芯片制造的微观世界里，晶体管像是数亿个微型开关，而连接它们的金属线就像城市里的立交桥。过去几十年，供电和信号传输都挤在芯片的“正面”（晶圆表面）。然而，随着晶体管尺寸逼近物理极限，正面的“交通拥堵”日益严重——布线拥挤、电阻变大、热量堆积，直接拖累了芯片性能。 背面供电技术 为了破局，背面供电技术（Backside Power Delivery）成了近两年半导体
封装设计方法学演进
本文将介绍封装设计方法学演进。 芯片-封装-系统的联合设计模式已成为国内芯片设计领域的核心研究与应用重点。该模式通过芯片、封装、系统三大层级的跨维度协同优化，实现了芯片纳米级互连结构、封装毫米级物理架构与终端系统功能需求的深度融合，能够有效解决产品研发与应用中电学、热学、力学等多维度的技术难题，是支撑高端芯片高性能、高集成化发展的核心技术路径。 相较于先进的联合设计模式，传统芯片研发采用独立串行设
适配 MTK 快充！FS169ADL Type-A 快充芯片全新上线
FS169ADL是速芯微电子最新推出的一款智能快充协议识别芯片。凭借多主流协议兼容、高耐压、高集成度的优势，为Type-A口快充设备提供优质解决方案，接下来为大家详细解读这款芯片的核心亮点与应用价值。 核心亮点 ✅1.****广泛的协议兼容性**** FS169ADL支持目前市面上主流的快充协议，包括：BC1.2、 Apple 2.4A、QC2.0、QC3.0、QC3.0+、FCP、SCP、H
新品 | 用于中压驱动与电机控制的IGBT 7 EconoPACK™ 3模块
新品 用于中压驱动与电机控制的 IGBT 7 EconoPACK™ 3模块 EconoPACK™ 3 1700V TRENCHSTOP™ IGBT7模块为中压驱动与电机控制提供业界领先的性能。该模块采用发射极控制EC7二极管，集成整流器与NTC温度传感器，并配备绝缘基板，具备卓越的可靠性与稳定的供应保障。 产品型号： ■F4-75R17N3E7_B58 产品框图 产品特性 VCES\=1700
纳芯微重磅推出车载摄像头PMIC，打造高清感知时代的一体化电源管理方案！
纳芯微宣布推出面向车载摄像头模组的汽车级电源管理芯片 NSR90332XX-Q1，该产品集成3路BUCK和1路LDO，可为车载摄像头模组内的图像传感器、SerDes等关键器件提供多路高质量供电，适用于环视、后视、前视、DMS、电子后视镜以及 PoC 摄像头模组等应用场景。 随着智能驾驶、智能座舱和舱内安全应用加速发展，车载摄像头已经从“可选配置”逐步演进为汽车感知系统的关键基础设施。外部感知方面
哪些半导体设备用到了超（兆）声波？
本文介绍了半导体设备关于超（兆）声波的使用。 一、先区分超声波与兆声波 两者频率不同，应用场景也不同： | 类型 | 频率范围 | 主要应用方向 | | 超声波（Ultrasonic） | 20 kHz – 1 MHz | 键合、清洗（较强机械作用） | | 兆声波（Megasonic） | 0.8 – 2 MHz（甚至更高） | 精密清洗（温和，无损伤） | 频率越高，空化泡越小，对器件损伤
氧化镓MOSFET：界面为何至关重要
β-Ga₂O₃正从实验室走向功率电子应用，但MOSFET性能受限于栅极界面质量。借鉴GaAs MOSFET的历史经验，通过界面工程与介质筛选优化亚阈值摆幅，有望实现增强型、高可靠性的器件平台。 得益于超宽禁带特性以及原生衬底的可用性，β-Ga₂O₃正从一种令人关注的实验室材料，逐步成为下一代功率电子领域一个值得认真对待的技术选项。对于致力于这一目标的研究人员和技术人员来说，核心问题已不再是氧化镓沟
半导体制造中给OHT系统是什么？
OHT天车系统是300mm晶圆厂物流主干，通过高架轨道搬运FOUP，日运量数十万次。其精度、振动与洁净度直接影响先进制程良率，国内厂商正加速追赶日系巨头，有望成为设备国产化的重要突破口。 在半导体制造领域，OHT（Overhead Hoist Transfer）即天车搬运系统，是一种安装于厂房天花板高架轨道上的自动化物料运输设备。该系统通过皮带驱动的提升部件直接进入加工设备的装载口，实现对前开式统
玻璃基封装载板：AI 芯片的下一代“地基”，到底难在哪里？
AI 大芯片与 Chiplet 集成规模持续扩张，传统有机封装载板在翘曲、布线、热稳定性上遇瓶颈，玻璃基载板凭借高平整、可调热膨胀、TGV 垂直互连成为新型封装地基。文章对比硅中介层、有机基板，拆解 TGV 量产核心难点，解读面板企业跨界逻辑与产业落地节奏。 过去聊 AI 芯片，大家最关心 GPU、HBM、先进制程。但随着芯片越做越大、Chiplet 越堆越多，另一个看似不起眼的环节开始变得重要
封装基板的分类及技术特性
高集成 SoC 推动 BGA 高密度封装普及，封装基板是核心承载构件。本文从基材、有无芯层、互连焊球三大维度完整划分基板品类，详解有机、陶瓷、玻璃三类基材特性、工艺路线与适用场景，对比有芯 / 无芯、BGA/LGA 基板结构优劣与技术迭代方向。 随着现代芯片集成度、运算规模持续提升，传统引线框架封装的引脚数量有限，已经无法适配高集成度、高性能芯片的封装需求。在此背景下，球栅阵列（BGA）高密度封
先进制程芯片的研发和生产，究竟难在哪里？
先纠正一个常见误解：3nm、5nm 不是尺子上真实的线宽，更像是工艺代际名称，代表晶体管密度、功耗、性能、设计规则和量产能力的一整套升级。公开资料看，台积电 3nm FinFET 工艺已在 2022 年进入高量产阶段，2nm N2 也已在 2025 年第四季度进入量产，并开始采用 nanosheet 晶体管结构。 所以问题的核心不是“能不能做出 3nm”，而是：能不能高良率、低成本、稳定地做出几千
半导体所高性能大面积钙钛矿太阳能电池研究取得进展
钙钛矿太阳电池是未来最具潜力的光伏技术之一，在地面电站、光伏建筑一体化以及空间能源供给等方面应用前景广阔。高效率大面积器件是钙钛矿太阳电池走向商业化的重要一环。目前实验室小面积电池光电转换效率已超过27%，但器件面积放大存在效率骤降的问题，其主要挑战在于器件面积制备中为提高钙钛矿薄膜均匀性，往往采用低浓度溶液降低溶液粘度，这一方法存在结晶窗口缩短、局部结晶过快问题，导致薄膜晶体质量较差以及模组效率
英飞凌推出面向电动汽车逆变器的全新EiceDRIVER™ 栅极驱动，在降低物料清单成本的同时提升功率级利用率
英飞凌科技股份公司**推出了专为纯电动汽车（BEV）牵引逆变器设计的全新增强型隔离式栅极驱动IC产品系列**：EiceDRIVER™ 1EDI3040AS和1EDI3041AS。该系列同时支持IGBT和碳化硅（SiC）MOSFET，相比市面上常见的解决方案，可让特定功率级释放出更多可用性能，并将丰富的功能集成于单个栅极驱动IC之中。这有助于整车厂（OEM）和一级供应商（Tier-1）减少所需的外部
刻蚀后残留到底怎么判断？聚合物残留、金属污染和过刻不是一回事
刻蚀后残留到底怎么判断？聚合物残留、金属污染和过刻不是一回事 同样叫“刻蚀残留”，背后的原因可能完全不同。 有些残留来自聚合物沉积，有些来自金属或颗粒污染，有些其实不是残留，而是刻蚀不足、微遮蔽、过刻损伤或下层材料暴露后的形貌变化。如果一看到残留就直接加强清洗，可能短期看起来干净了，但真正的工艺问题并没有解决，甚至还会引入新的表面损伤。 所以，刻蚀后残留的判断，第一步不是问“怎么洗掉”，而是先判
盘点台积电CoPoS设备供应链核心玩家
先进封装：台积电 CoPoS 设备供应链的核心玩家曝光 随着全球人工智能（AI）芯片尺寸不断突破物理极限，传统的 12 英寸圆形晶圆在面积利用率上面临巨大挑战。 为此，台积电全力推进将 CoWoS（晶圆级封装）与扇出型面板级封装（FOPLP）技术相融合的次世代先进封装技术——CoPoS（Chip-on-Panel-on-Substrate）。 该技术通过“以方代圆”的矩形面板大幅提升材料利用率，成
告别外设堆叠：芯佰微CBM14AD125，14位125MSPS单芯片ADC
多通道高速数据采集系统的器件选型中，性能指标、功耗控制、供应链稳定性往往难以兼顾——进口器件供货周期长、成本高，国产方案常存在性能打折扣、替代适配工作量大的问题。对于14位精度、百兆级采样率的中端ADC赛道，一款既能对标进口器件性能、又能降低系统设计成本的国产方案，能直接缩短项目落地周期。 芯佰微电子推出的CBM14AD125，是一款4通道、14位分辨率、最高125MSPS采样率的流水线型ADC
四种芯片的后段互连：层数差异背后的工艺逻辑
本文介绍了四种芯片的后段互连。 在芯片制造中，后段互连（BEOL）负责把底层晶体管连接成完整电路。不同芯片的金属层数和材料选择差异很大，这是由各自的应用需求决定的。 逻辑芯片 （CPU/GPU）对互连要求最高。它需要把数十亿个晶体管连接成复杂的高速通路，既有密密麻麻的局部信号线，也有宽大的电源线和全局总线。因此逻辑芯片的金属层数最多，先进节点（如5nm、3nm）通常有12到16层。最下面几层用铜和
微电子所在IGZO 2T0C 3D DRAM领域取得进展
人工智能与高性能计算应用的快速发展，对高容量、高带宽存储的需求急剧增长。高速SRAM受其6T结构限制，难以实现高容量；片外DRAM因访问延迟较高，无法充分满足高带宽需求。在此背景下，基于IGZO的2T0C架构可后道集成于逻辑芯片之上，被视为兼顾高容量与高带宽的有效解决方案。但当前2T0C DRAM的研究局限于平面架构和垂直4F²架构，尚缺乏单步多层的三维集成方案，制约了密度的进一步提升。 针对上述
氧化铝陶瓷芯片载体
生瓷片制备是陶瓷基板工艺的基础，涉及浆料组分、冲孔、印刷与烧结等关键环节。通过PVB黏结剂体系与精准流延工艺，确保生瓷片机械强度与尺寸稳定。丝网印刷实现高精度金属化，烧结与电镀则保障基板致密性与可靠性，支撑多层高密度互连应用。 生瓷片的制备 在流延法制备陶瓷基板的生产工艺中，无论是单层结构陶瓷基板还是多层结构陶瓷基板，核心基础原材料均为陶瓷生片。行业常用的未烧结生瓷片厚度主要为0.2mm与0.28
