双极集成电路工艺与主要器件制造
双极集成电路工艺与主要器件制造 双极工艺中最基本的有源器件是npn和pnp晶体管，它们都由三层半导体材料组成，中间一层的导电类型与两边不同，这三层材料可以上下排列，也可以横向排列，所以会形成垂直晶体管和横向晶体管。 双极工艺不只能制造晶体管，还能制造电阻器、电容器、二极管、齐纳二极管，有些工艺也能制造结型场效应晶体管。 设计双极集成电路时，不能像使用分立器件那样自由选择参数，器件的尺寸、掺杂浓度
半导体
1人已关注纳米网半导体频道 — 提供半导体领域最新资讯、技术文章和行业动态。
半导体技术
堆叠芯片的“垂直通道”：TSV如何把DRAM叠成高楼
在高性能计算领域，AI芯片需要海量数据带宽，而HBM（高带宽内存）正是为此而生。HBM的核心技术之一，就是TSV（硅通孔）——一种垂直贯穿芯片的导电通道，让数据不再绕行，而是直接穿墙而过。 图片展示的是TSV在3D堆叠中的典型应用。多个DRAM芯片垂直堆叠在一起，芯片之间通过微凸点（micro bump）和TSV实现电气连接，最下方通过封装基板与逻辑芯片通信。TSV的尺寸通常在直径5微米、深度
Electronic Specialty Gases是什么？在芯片制造中有什么作用
电子特种气体是纯度达到99.999%（5N）以上的特种气体，是半导体、显示面板、光伏等高科技产业制造过程中的关键材料。在集成电路从裸硅片到成品芯片的晶圆制造全流程中，超过一半的工序要用到电子特种气体。芯片制造需经历上千道工序，约70%的环节依赖电子特气。这些气体贯穿薄膜沉积、图形化刻蚀、离子注入掺杂、晶圆清洗等核心工艺，直接影响芯片的性能、良率和可靠性。电子特气堪称半导体工业的“隐形血液”。 电子
AI芯片的封装基板越做越大趋势
本文介绍了AI芯片的封装基板越做越大趋势。 从图片可以清楚看到，先进封装的基板尺寸正在快速膨胀。这背后是AI芯片对算力和带宽的无尽渴求。 图(a)是比较“传统”的配置：一颗逻辑芯片加上四颗HBM（高带宽内存），通过中介层连接，再整体贴在积层基板上。这是两年前高端GPU的典型方案，基板尺寸还算适中。 图(b)开始明显变大：逻辑芯片不变，但HBM增加到六颗。更多内存意味着更大的数据带宽，但也意味着
模拟前端简化新思路：国产 14 位采集 ADC CBM14AD50Q
工医疗成像前端、通信接收机中频采样、便携式工业仪表、低功耗数字示波器，四大赛道均存在统一采集需求：14bit 分辨率、50MSPS 高速采样，同时对芯片体积、整机功耗、供应链稳定性提出硬性约束。在国产化加速的背景下，工程师关注的已不仅是参数达标，而是真正具备量产能力、供货稳定且批量一致性良好的国产高速 ADC。当器件进入 BOM，其能否直接替换既有板卡、性能是否满足量产要求，往往比规格参数更具决定
EUV光源为什么要用锡液滴？
EUV光是怎么发出来的？先把锡变成等离子体，用超高功率激光(CO₂ 激光)聚焦轰击锡靶,瞬间把锡加热到几十万度。这么高的温度下,锡原子的外层电子被剥离掉很多个,变成高电离态离子—失去 8~14 个电子,形成 Sn⁸⁺ 到 Sn¹⁴⁺ 这样的多价离子。 再是电子在能级间跃迁 → 发光。这些高电离态锡离子里,还剩的电子处于高能级。当电子从高能级跃迁到低能级时,把能级差以光子形式辐射出来，也就产生了EU
刻蚀选择比不稳怎么办？各向异性、均匀性、残留和过刻逐项确认
本文将介绍刻蚀选择比决定因素和刻蚀不稳定性排除思路。 选择比不稳时，第一反应不要只盯刻蚀速率，更不要直接把功率、时间、气体流量一起改。 很多刻蚀异常看起来都是“没刻干净”或“刻过了”，但真正要分开判断的是三件事：选择比有没有变化；各向异性有没有变差；片内、片间或批次间均匀性有没有漂移。 这三件事对应的排查路径不同。如果混在一起看，很容易把残留、过刻、侧蚀和检测误差都归因到“参数没调好”。 先把
先进封装如何支撑AI芯片的性能跃升
本文将介绍先进封装如何支撑AI芯片的性能跃升。 传统的“大芯片"的局限 在AI芯片的设计中，算力和带宽的竞赛正在把封装技术推向极限。传统的“一颗大芯片搞定一切”的做法已经难以为继，取而代之的是把大芯片拆成多个小芯片（芯粒），再用先进封装拼在一起。这个转变，正在重塑芯片的设计和制造方式。 过去，芯片设计的主流是单片式方案——逻辑、内存控制器、IO接口全部集成在同一颗芯片上，用同一种工艺制造。优点是
存储芯片：从DRAM制程微缩到NAND层数堆叠
本文将介绍存储芯片领域的DRAM和NAND Flash路线。 在存储芯片领域，DRAM和NAND Flash走着两条截然不同的技术演进路线——DRAM在不断缩小线宽，NAND在不停增加层数。图片展示的正是这种并行推进的“双轨制”创新。 DRAM Flash DRAM这边，看的是制程节点。 图片中标注的1α和1β是三星的DRAM制程世代代号，类似于逻辑芯片的“纳米节点”。1α是当时业界最先进的量产
光刻机核心子系统及其功能介绍
本文将介绍光刻机核心子系统及其功能。 光刻机是集成电路制造中最为关键的核心设备，其本质是一台超精密的投影式照相系统，任务是将掩模版上的微纳电路图形以极高保真度“印刷”到涂有光刻胶的硅片上。 衡量光刻技术等级和经济性的主要指标有三项：分辨率，即光刻机能够转印的最小极限特征尺寸；套刻精度，即本层图形预定位置与实际转印位置之间的偏差；产出率，即每小时处理的衬底片数量。围绕这三项核心指标的实现，光刻机集成
一只MOS晶体管是如何制造出来的？
本文将介绍制造MOS晶体管的工艺流程。 理解MOS工艺，关键并不在于记住多少层氧化膜、多少块掩膜版，而在于弄清楚每一道工序如何影响晶体管的导通、关断和可靠性。 MOSFET如何控制电流 以n沟增强型MOSFET为例，器件通常形成在p型硅衬底上，两侧为重掺杂n型源区和漏区，中间由栅介质与栅极覆盖。 当栅源电压为零时，n⁺源区与漏区之间仍被p型衬底隔开，尚未建立连续的n型导电路径，因此器件基本处于关
半导体电子束量测与检测技术介绍
本文将介绍半导体电子束量测与检测技术。 从光学到电子束 在半导体制造领域，对微观结构的观测能力直接决定了芯片制造的精度与良率。随着芯片特征尺寸不断缩小，传统光学观测手段逐渐逼近其物理极限。根据瑞利判据，光学系统的分辨率受限于照明光源的波长。 为了突破这一瓶颈，物理学界借助德布罗意“波粒二象性”理论，将电子波动的属性应用于材料观测。电子显微镜将电子源作为光源，通过电磁场加速和偏转带电电子，使其与待测
ADI芯品推荐丨集成功率监控器的高功率正热插拔控制器
在机器人目前的电源架构中，系统启动或更换电池时应对电流浪涌的能力至关重要，热插拔保护已成为解决此类痛点的关键器件。为了确保开关在这些操作期间的安全，系统需要专门的保护控制器，因为如果仅使用针对最差情况计算出的单点限流策略，往往会限制机器人正常工作时的满载功率。针对这些环环相扣的痛点，ADI提出了电源轨方案的关键器件——LTC4287热插拔保护芯片。 LTC4287是一款适用于热插拔应用的集成解决方
CMOS制造流程与关键工艺约束
CMOS 工艺是集成电路核心技术，核心是在同一块硅片上集成 NMOS 和 PMOS。本文梳理其核心流程，聚焦工艺复杂度、尺寸偏差、锁定效应、静电保护四大关键问题，解析行业应对策略。 CMOS工艺 CMOS工艺的重点，是在同一块硅片上同时做出NMOS和PMOS，常见做法是先在n型衬底中形成p阱，作为NMOS的体区；PMOS则直接做在n型区域中。 接着划分有源区和隔离区，并在有源区表面形成栅氧化层和
精度靠基准！思瑞浦电压基准芯片，累计出货10亿+颗，服务客户8000+
思瑞浦依托在高性能模拟芯片领域的持续创新，打造覆盖高精度电压基准产品的完整产品矩阵，为工业、通信、医疗、新能源、汽车电子及AI数据中心等应用提供稳定可靠的参考电压解决方案。截至目前，累计量产产品100+款，累计产品出货10亿+颗，覆盖终端客户8000+家。 产品具备高初始精度、低温漂、低噪声、优异长期稳定性及低功耗等优势，可广泛应用于ADC、DAC、MCU、精密测量、工业控制、电池管理、电源管理
双通道、±250mA驱动、750µA功耗——CBM8532这颗通用运放到底强在哪？
硬件工程师在给通用运放选型时，常常卡在一个两难里： 要驱动LCD面板、耳机、或者容性负载，普通运放几十mA的输出电流根本不够看，往往得在后面再挂一级缓冲； 加了缓冲级，BOM变长、板面积变大、静态功耗也跟着上去了； 同时你又希望它是单电源、低功耗、轨到轨，好直接和MCU、CMOS DAC或ASIC对接。 这几条需求，通常很难落进同一颗料里。 芯佰微（Corebai）推出CBM85
TaC涂层是什么？在半导体制造中有什么作用？
碳化钽（TaC）涂层凭借超高温稳定性与优异化学惰性，成为半导体高温工艺的关键防护材料。本文解析其 CVD 制备工艺，聚焦 SiC 长晶、GaN/SiC 外延等核心应用场景，梳理行业需求逻辑与国产替代趋势。 碳化钽（TaC）属于超高温陶瓷材料，熔点高达约3880℃，密度约13.9g/cm³，热导率约22W/(m·K)，热膨胀系数约6.3×10⁻⁶/K，对硅蒸汽、氢气、氨气等具有突出的化学惰性。碳化
玻璃基板、玻璃载板、玻璃中介层、玻璃核心基板有什么区别？
先进封装领域玻璃相关名词极易混淆：玻璃基板、玻璃载板、玻璃中介层、玻璃核心基板。四者属于包含、功能分层关系，并非等同替代关系。本文以城市交通类比清晰划分定义、功能定位与工艺侧重点，厘清行业常见混用误区。 最近讲先进封装，经常会看到几个词：玻璃基板、玻璃载板、玻璃中介层、玻璃核心基板。 它们听起来很像，好像都是“把玻璃用到封装里”。但如果不区分清楚，很容易把材料、结构和封装功能混在一起，最后得出一
RDL电镀厚度不均，先查光刻开口、电流密度还是搅拌条件？
先进封装 RDL 铜电镀厚度不均诱因复杂，包含光刻图形、种子层、电场、传质、药液多维度因素，不可盲目调整电流与电镀时长。文中给出标准化排查逻辑：先通过厚度 Map 判定不均类型，再按光刻开口→种子层→电流参数→搅拌槽液的顺序定位根因。 RDL电镀厚度不均时，不建议第一步就把电流调大，也不建议直接延长电镀时间。 厚度不均通常不是单一参数造成的。它可能来自图形开口、电流分布、种子层状态、槽液传质、添
从硅片到芯片：集成电路制造全流程解析
集成电路制造是数百道精密工艺协同的复杂工程，核心是在硅晶圆上通过重复循环构建晶体管与互连网络。本文从晶圆制备、光刻、沉积刻蚀、掺杂改性到互连封装，拆解芯片制造全流程，解析各环节核心原理与技术难点。 从一片硅到一枚芯片：集成电路制造究竟经历了什么？ 一枚集成电路看似只是面积有限的硅芯片，其内部却可能集成数以亿计乃至数百亿计的晶体管，以及规模庞大的金属互连网络。如此复杂的结构并不是一次加工完成的，而
