摩尔定律真的失效了吗？为什么先进封装成了新的性能杠杆？
摩尔定律未死，但已从“晶体管缩小”的线性红利转为“系统集成”的复合竞争。AI时代，芯片性能瓶颈从算力转向数据搬运与互联效率，先进封装成为连接GPU、HBM与Chiplet的关键杠杆，推动产业从“堆晶体管”进入“搭系统”的新阶段。 过去几十年，半导体行业有一个近乎信仰级的规律：摩尔定律。 简单说，就是芯片上的晶体管数量会周期性增加，芯片性能不断提升，单位计算成本不断下降。这个规律支撑了 PC、智能手
半导体
1人已关注纳米网半导体频道 — 提供半导体领域最新资讯、技术文章和行业动态。
半导体技术
白皮书下载 | 深度解析为何SiC MOSFET必须构建专属可靠性验证方法？
在电力电子领域，SiC MOSFET正凭借高频、高效、高温的显著优势在新能源汽车、光伏储能、工业电源等核心场景加速渗透。SiC MOSFET能复用硅基器件(如垂直型MOSFET或IGBT)的许多基本的器件设计概念，另外用于验证Si MOSFET/IGBT长期稳定性的许多方法可以直接用到SiC MOSFET上。但更深入的分析表明，基于SiC的MOSFET还需要进行一些不同于Si器件的额外可靠性试验。
微组装及陶瓷封装发展
微组装依托引线键合、倒装芯片实现微米级高精度裸芯片封装，陶瓷封装是典型应用。文章围绕低介电陶瓷基材、大尺寸基板量产、微细线路加工、无源元件内嵌四大 2026 前沿方向，系统拆解陶瓷封装材料、工艺与产业化优劣。 微组装 微组装工艺是一类高精度、微型化的电子组装技术，该工艺的最小组装单元尺寸区间为数微米至100微米，以引线键合、倒装芯片为核心基础技术，主要应用于常规SMT表面贴装工艺无法适配的高精度、
晶圆减薄技术：从背面研磨到超薄晶圆制造
本文将介绍减薄工艺。 先进封装推动晶圆减薄成为关键工艺 随着先进封装技术不断向高密度集成、小型化和三维堆叠方向演进，晶圆减薄已经从传统封装中的辅助工艺逐渐发展成为影响器件性能与封装可靠性的关键环节。无论是移动终端中的高集成度芯片、HBM高带宽存储器，还是广泛应用于人工智能计算领域的2.5D/3D封装器件，都对晶圆厚度提出了越来越严格的要求。在许多先进封装方案中，晶圆厚度已由传统的数百微米降低至10
TEM是什么？在半导体制造中有什么作用？
本文将介绍透射电子显微镜（TEM）。 透射电子显微镜（TEM）在半导体制造中扮演着关键角色，其核心原理是利用高能电子束穿透超薄样品，电子与样品发生散射后在成像系统中形成对比度，从而揭示材料的内部结构。与扫描电子显微镜（SEM）主要观察表面形貌不同，TEM更类似于对材料进行“透视”分析，能够回答栅氧厚度、界面粗糙度、接触孔残留、异常相形成以及空洞与剥离等一系列关键问题。 TEM的加速电压通常远高于S
连苹果都成潜在客户？Intel 18A-P 到底藏了多少硬货
原标题：解析Intel 18A-P工艺细节：相比18A有何不同?很适合HPC应用? 关注半导体先进制造工艺的读者应该知道，Intel 18A工艺量产已经有段时间了——Panther Lake(酷睿Ultra 3代)及Clearwater Forest(至强6+)都用上了该工艺;前者相比主要基于TSMC N3的Arrow Lake的性能与能效提升还是有目共睹的。Intel 18A工艺的同家族演
一文了解3D NAND存储芯片发展及工作原理与失效机制
从ITRS到IRDS，半导体路线图正从晶体管微缩转向系统级集成与新材料探索。作为三维集成典范，3D NAND通过垂直堆叠与多值存储持续提升密度，但电荷俘获、横向迁移等失效机制对可靠性提出新挑战，需结合失效建模与预测策略加以应对。 半导体发展概述 国际半导体技术路线图（International Technology Roadmap for Semiconductors, ITRS）由美国半导体工业
湿法刻蚀中的介质层与金属层加工：从SiO₂到金属互连的化学控制
本文主要介绍了湿法刻蚀中的介质层与金属层加工。 湿法刻蚀 在半导体制造工艺中，湿法刻蚀不仅广泛应用于硅材料本身的加工，更重要的价值体现在介质层与金属薄膜的选择性图形化过程中。无论是栅介质、隔离层、钝化层，还是后续互连结构中的金属布线，其表面加工质量都直接决定器件的电学性能与长期可靠性。因此，针对不同材料体系建立具有高选择性、高均匀性以及低损伤特征的湿法刻蚀体系，始终是微电子工艺开发中的重要内容。
别吹 PPT 了！到底谁能把 AI 落地到桌面？
最近的摩尔线程发布会上，摩尔线程创始人、董事长兼首席执行官张建中是这么形容AI时代遭遇的算力挑战的：“很少有人能准确预测下个月token的需求量是多少。”回看2024-2026年初这短短2年时间，中国的日均token消耗量就上涨了1800倍，2025年中日均token消耗量30万亿，二道了2026年初仅OpenClaw这一个应用的日均token消耗就达到了140万亿... 在智能体AI的时代背景下
什么是Teflon（特氟龙）？
本文主要介绍了什么是Teflon（特氟龙）。 Teflon是什么？ Teflon是聚四氟乙烯（PTFE，Polytetrafluoroethylene）的商品名，由美国杜邦公司（DuPont）注册，现在已经成为这类材料的通用叫法。 化学结构非常简单： 碳链骨架，所有氢原子被氟原子完全取代，这是它一切特性的根源。 Teflon中文俗名有哪些？ | 叫法 | 使用场景 | | 特氟龙 | 最通用，在
华为发表半导体韬（τ）定律
今日，在电气电子工程师学会（IEEE）举办的国际电路系统研讨会ISCAS 2026上，华为何庭波发表题为“半导体新路径探索与实践”的主旨演讲，发表了指导半导体产业发展的新原则——韬(τ)定律。韬(τ)定律提出以“时间 (τ) 缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则——通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。 近年来，
阿里造芯往事
2026年3月，在阿里巴巴财报分析师电话会上，CEO吴泳铭公布了一组数据：旗下芯片公司平头哥已累计交付47万片自研芯片，其中六成以上销售给外部客户，年化营收达到百亿级别。他还提到，不排除IPO的可能。 关于平头哥上市，阿里尚未明确时间表，但资本市场的预期已经被点燃。年初，摩根大通就在研报中，给出250亿到620亿美元的估值区间。 八年前，完全是另一番景象。2018年夏天，时任阿里集团CTO、达摩院
Vera 正式登场：NVIDIA 首款专为智能体打造的 CPU，现已入驻顶尖 AI 实验室
Ian Buck 亲自将首批 NVIDIA Vera CPU 系统交付至 Anthropic、OpenAI、Oracle Cloud Infrastructure 以及 SpaceXAI，标志着智能体专用 CPU 从发布迈向投产。 代理式 AI 从一开始就需要一种全新的 CPU。NVIDIA 创始人兼首席执行官黄仁勋在今年 3 月于圣何塞举行的 GTC 上给出了答案 —— 独立的 Vera CP
新品 | 适用于通用驱动器的、搭载 EasyPIM™ 2B的 EVAL-FP50R12W2T7 评估板
EVAL-FP50R12W2T7M5 评估板搭载 EasyPIM™ 2B，适用于采用 TRENCHSTOP™ IGBT7 的通用驱动器。此评估板有助于通过双脉冲测试和系统测试来研究模块的特性。除了通用驱动器控制外，该评估板还提供高压采样、相电流采样、温度采样、保护措施、精确的去饱和检测以及米勒钳位功能。 产品型号： ■EVAL-FP50R12W2T7M5 产品框图 产品特性 采用 TRENCH
键合技术如何让半导体越叠越高
本文介绍了键合及其应用。 在半导体行业追求更高性能、更低功耗的道路上，单纯缩小晶体管尺寸已经越来越难。于是，工程师们换了一个思路：既然横向不能无限缩小，那就纵向堆叠——把不同的芯片像盖楼一样一层层叠起来。这项让芯片“长高”的核心技术，就是键合技术。 键合是什么？芯片界的“强力胶”键合，简单来说就是把两片或多片晶圆（或芯片）永久性地粘合在一起，同时实现它们之间的电气互连。这可不是普通胶水能办到的。
等离子体刻蚀机制：从物理溅射到原子级方向性控制
本文介绍了等离子体刻蚀的刻蚀原理。 在现代半导体制造中，干法刻蚀之所以能够实现高深宽比结构加工与纳米尺度图形转移，其核心并不只是“利用等离子体进行刻蚀”这么简单，更关键的是对等离子体内部不同刻蚀机制的精确调控。等离子体环境本身极其复杂，其中既存在高能离子轰击，也包含大量具有高化学活性的自由基与中性粒子，因此刻蚀过程往往并非单一作用主导，而是物理效应与化学反应共同耦合的结果。不同工艺体系中，两者所占
华为定律诞生！半导体迎来“中国规则”
今天，华为又刷屏了。 5月25日，在上海举行的2026国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中，正式发表“韬（τ）定律”，这是中国在全球半导体领域首次提出指导产业发展的新原则。 “韬定律”提出的以“时间缩微”替代“几何缩微”，以系统性降低时间常数（韬 τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不
从“缩小晶体管”到“压缩时间”？解读华为“τ定律”
在传统摩尔定律逐渐失效的背景下，半导体行业正在寻找新的性能增长路径。在2026年IEEE ISCAS大会上，华为提出“τ(时间)微缩”方法，将性能优化从“几何尺寸”转向“时间压缩”，并以工程实践加以验证(通过近6年设计并量产的381款芯片)。 在ISCAS 2026的keynote演讲中，华为半导体总裁何庭波女士开口的开场白是：“过去6年我经常会被问到：在手机、AI这些高度竞争的行业里，你们是如何
芯闻速递丨东芝开始出货1200V沟槽栅SiC MOSFET测试样品，助力提升下一代AI数据中心效率
东芝电子元件及存储装置株式会社（“东芝”）今日宣布，开始提供1200V沟槽栅SiC MOSFET——“TW007D120E”的测试样品出货，该产品主要面向下一代AI数据中心电源系统，同时也适用于可再生能源相关设备。 随着生成式AI的快速发展，功耗不断上升已成为数据中心面临的紧迫课题。尤其是高功率AI服务器的广泛应用以及800V高压直流（HVDC）架构部署的增加，推动了市场对更高功率转换效率和更高
线控技术重构底盘自由系列之三：XWire48B为48V EMB而生
随着48V整车电气架构因功率密度和能效等综合优势，在国内越来越多主机厂和后续车型中得到应用，EMB作为高功率执行器，在整车升级到48V后通常优先切换到48V平台。此外，EMB是关乎安全和体验的底盘关键执行部件，对芯片故障诊断和可靠性提出了极高要求。XWire48B作为XWire family的第二款产品，专为满足当前48V EMB的最新需求而设计。该产品继承了XWire12B已验证的架构和高集成
