FinFET的HKMG工艺介绍
本文主要讲述FinFET的HKMG工艺介绍。 虚设栅极的去除与沟槽形成 源漏外延和退火完成后，沉积层间介质层（inter-layer dielectric，ILD）并进行化学机械抛光（chemical mechanical polishing，CMP），直至暴露虚设多晶硅栅极顶部。这一步骤的终点控制至关重要——如果抛光不足，虚设栅极顶部残留介质层，后续去除工艺无法进行；如果过度抛光，则可能损伤虚设
标签专题 · 共 2 篇文章
# 高k介质
关于「高k介质」的技术文章、设计资料与工程师讨论，持续更新。
2
篇文章
7
人关注
133
次浏览
DRAM存储电容的结构演进—从平面到深槽与圆柱堆叠
本文将介绍DRAM存储电容的结构演进。 存储节点电容孔的刻蚀是集成电路制造中最具挑战性的刻蚀工艺之一。由于图案密度高、特征尺寸小、孔深极大，其深宽比可达五十比一甚至接近一百比一。这一工艺中存在多种可能影响良率的缺陷。刻蚀不足导致底部残留物可能增大接触电阻或导致电容开路。光刻对准偏移可能导致电容与下方接触插塞未对准，引起接触电阻异常或相邻电容之间通过接触插塞形成短路。刻蚀轮廓呈弓形则可能在圆柱中部使