FinFET的HKMG工艺介绍

制造工艺 41 次阅读
摘要:本文主要讲述FinFET的HKMG工艺介绍。 虚设栅极的去除与沟槽形成 源漏外延和退火完成后,沉积层间介质层(inter-layer dielectric,ILD)并进行化学机械抛光(chemical mechanical polishing,CMP),直至暴露虚设多晶硅栅极顶部。这一步骤的终点控制至关重要——如果抛光不足,虚设栅极顶部残留介质层,后续去除工艺无法进行;如果过度抛光,则可能损伤虚设

本文主要讲述FinFET的HKMG工艺介绍。

虚设栅极的去除与沟槽形成

源漏外延和退火完成后,沉积层间介质层(inter-layer dielectric,ILD)并进行化学机械抛光(chemical mechanical polishing,CMP),直至暴露虚设多晶硅栅极顶部。这一步骤的终点控制至关重要——如果抛光不足,虚设栅极顶部残留介质层,后续去除工艺无法进行;如果过度抛光,则可能损伤虚设栅极本身。

随后以对氧化硅具有高选择性的刻蚀工艺去除虚设多晶硅和虚设栅氧化层,在介质层中留下栅极沟槽。这一步骤中所有多晶硅必须从沟槽内完全清除,任何残留都会导致器件失效。同时,刻蚀过程中的应力变化可能导致靠近沟槽壁的栅极氧化层衬垫出现裂纹,进而造成鳍片在层间介质下方的损伤。

高k介质与功函数金属的沉积

栅极沟槽形成后,以原子层沉积(atomic layer deposition,ALD)工艺依次沉积高k介质层和功函数(work function)金属层。首先在沟槽内壁沉积一层超薄氧化硅界面层,用于改善高k介质与硅沟道之间的界面质量。随后沉积氧化铪基高k介质层,其介电常数远高于氧化硅,可以在更大物理厚度下实现相同的等效氧化层厚度,从而显著降低栅漏电流。原子层沉积的自限性生长特性能够确保仅数纳米厚的介质层在沟槽底部和侧壁实现均匀覆盖。

功函数金属的选择根据器件类型分别处理。对于PMOS,采用氮化钛(titanium nitride,TiN)作为功函数金属,并在其上沉积氮化钽(tantalum nitride,TaN)作为阻挡层。随后应用NMOS金属栅极掩模,将PMOS区域的氮化钛和氮化钽保护起来,同时刻蚀掉NMOS区域中的氮化钽阻挡层和氮化钛功函数金属。去除光刻胶后,在NMOS区域以原子层沉积钛铝氮化物(titanium aluminum nitride,TiAlN)作为NMOS功函数金属,并通过退火使其与下方的氮化钛反应形成稳定的钛铝氮化物。

不同功函数金属的选择源于NMOS和PMOS对栅极功函数的不同要求——NMOS需要接近硅导带边的功函数,PMOS需要接近硅价带边的功函数,而单一金属无法同时满足两种器件的要求,因此必须分区处理。

金属栅极填充与平坦化

功函数金属层沉积完成后,沉积氮化钛粘附层以改善后续金属填充的粘附性,再以化学气相沉积填充钨(tungsten,W)作为金属栅极的主体。与平面HKMG MOSFET使用铝填充不同,FinFET的栅极沟槽深宽比更高,钨的填充能力优于铝,因此成为主流选择。

随后进行金属化学机械抛光,去除晶圆表面的钨、氮化钛、钛铝氮化物、氮化钽和氮化钛等金属层以及高k介质层,形成嵌入层间介质中的金属栅极。抛光终点需要精确控制——如果抛光不足,表面残留金属层会导致栅极间短路;如果过度抛光,则可能在栅极顶部形成凹陷,影响后续接触电阻。

至此,高k金属栅极FinFET的前端工艺全部完成。从鳍片形成到虚设栅极,再到源漏外延和后栅HKMG替换,整个流程体现了先进FinFET制造中“先高温工艺、后关键栅极”的设计理念——将需要高温退火的源漏工艺放在虚设栅极阶段完成,待高温工艺结束后再形成对温度敏感的高k介质和金属栅极,从而在保证器件性能的同时避免热预算对栅极堆叠的损伤。下一篇将介绍FinFET SRAM的器件结构与制造要点,这是先进逻辑芯片中密度最高、也是最能体现工艺水平的电路单元。

相关推荐
评论区

登录后即可参与讨论

立即登录