数字隔离器初次级爬电距离(Creepage)在IEC 62368与UL 1577标准下的PCB挖槽布线规范
医疗设备电源板做三方安规认证,要求耐受4000Vrms强绝缘,隔离带爬电距离必须达到8.0mm以上。但选用的SOIC-16宽体隔离器引脚跨度只有7.5mm,直接贴片不达标。 我们在隔离芯片下方做了2mm宽度的PCB通孔挖槽(Milling Slot)。分享开槽的边界倒角、防潮防尘要求及经验。
PCB 设计不仅关乎原理图连通性,更直接决定高速数字信号完整性(SI)、电源完整性(PI)、层叠阻抗匹配与 EMC 辐射表现。涵盖 DDR/PCIe 等长布线、差分对阻抗控制、地平面分割回流路径规划以及 DFM 可制造性检查。
医疗设备电源板做三方安规认证,要求耐受4000Vrms强绝缘,隔离带爬电距离必须达到8.0mm以上。但选用的SOIC-16宽体隔离器引脚跨度只有7.5mm,直接贴片不达标。 我们在隔离芯片下方做了2mm宽度的PCB通孔挖槽(Milling Slot)。分享开槽的边界倒角、防潮防尘要求及经验。
最近画一块PCIE 3.0 x4的扩展卡,由于板框结构限制,金手指引出的一组差分对不得不从Top层打孔换层到Bottom层,参考平面从GND1切换到了GND2。 我们在过孔旁边打了伴随地孔,如果需要跨不同电源平面缝补电容,0.1uF还是10pF?焊盘引入的额外电容寄生效应如何补偿?
【问题与背景描述】 近期在推进一款工程方案设计时遇到关于 【调查】大家平时画PCB最喜欢听什么类型的音乐?有人听电音能画得更快吗? 的技术难点。 在样机测试与调试过程中,我们实测抓取了关键节点的波形,并对比了芯片官方手册(Datasheet)中给出的参考典型应用电路。 目前有几个疑问想向论坛的前辈与原厂技术支持请教:
【问题与背景描述】 近期在推进一款工程方案设计时遇到关于 【调查】大家平时画PCB最喜欢听什么类型的音乐?有人听电音能画得更快吗? 的技术难点。 在样机测试与调试过程中,我们实测抓取了关键节点的波形,并对比了芯片官方手册(Datasheet)中给出的参考典型应用电路。 目前有几个疑问想向论坛的前辈与原厂技术支持请教:
【问题与背景描述】 近期在推进一款工程方案设计时遇到关于 【调查】大家平时画PCB最喜欢听什么类型的音乐?有人听电音能画得更快吗? 的技术难点。 在样机测试与调试过程中,我们实测抓取了关键节点的波形,并对比了芯片官方手册(Datasheet)中给出的参考典型应用电路。 目前有几个疑问想向论坛的前辈与原厂技术支持请教:
【问题与背景描述】 近期在推进一款工程方案设计时遇到关于 自制电路板第一次打样(PCB Gerber文件导出与检查清单)避坑指北 的技术难点。 在样机测试与调试过程中,我们实测抓取了关键节点的波形,并对比了芯片官方手册(Datasheet)中给出的参考典型应用电路。 目前有几个疑问想向论坛的前辈与原厂技术支持请教: 1
【问题与背景描述】 近期在推进一款工程方案设计时遇到关于 自制电路板第一次打样(PCB Gerber文件导出与检查清单)避坑指北 的技术难点。 在样机测试与调试过程中,我们实测抓取了关键节点的波形,并对比了芯片官方手册(Datasheet)中给出的参考典型应用电路。 目前有几个疑问想向论坛的前辈与原厂技术支持请教: 1
【问题与背景描述】 近期在推进一款工程方案设计时遇到关于 开关电源PCB布局中的“静点(Quiet Ground)”与“动点(Hot Loop)”概念梳理 的技术难点。 在样机测试与调试过程中,我们实测抓取了关键节点的波形,并对比了芯片官方手册(Datasheet)中给出的参考典型应用电路。 目前有几个疑问想向论坛的前
【问题与背景描述】 近期在推进一款工程方案设计时遇到关于 压电传感器微弱电荷信号电荷放大器(Charge Amplifier)设计要点与低漏电PCB布线 的技术难点。 在样机测试与调试过程中,我们实测抓取了关键节点的波形,并对比了芯片官方手册(Datasheet)中给出的参考典型应用电路。 目前有几个疑问想向论坛的前辈
【问题与背景描述】 近期在推进一款工程方案设计时遇到关于 开关电源PCB布局中的“静点(Quiet Ground)”与“动点(Hot Loop)”概念梳理 的技术难点。 在样机测试与调试过程中,我们实测抓取了关键节点的波形,并对比了芯片官方手册(Datasheet)中给出的参考典型应用电路。 目前有几个疑问想向论坛的前
最近实验室新采购了一台红外热成像仪,发现测不同元器件的温度读数差别很大:同样的温度,测量黑色塑封芯片表面和金属屏蔽罩/裸铜焊盘表面,读数竟然能差二三十度! 请教大家在做板级温升摸底时,辐射发射率(Emissivity)一般怎么标定?导热过孔(Thermal Vias)设计通常一个孔能带走多少热量?
最近在做一块25Gbps的以太网交换板卡,布线层在Layer 3和Layer 14。有几个高速差分对在打孔换层后留下了比较长的过孔残桩(残桩长度大概有1.2mm)。 想请教一下各位做SI的前辈:在超过10GHz频段,这种残桩引起的四分之一波长谐振下陷大概会衰减多少dB?有没有必要全板强制要求板厂做背钻(Backdril
做了几个高速信号板子后,总结了一些关于阻抗控制的经验:\n1. 叠层设计是基础,一定要和板厂确认好\n2. 差分线间距要保持一致\n3. 过孔换层时注意回流路径\n4. 关键信号最好做等长处理
大三学生,想学 PCB 设计,AD、KiCad、立创 EDA 三个选哪个入门比较好?主要做一些简单的STM32最小系统板。