Altera SoC FPGA：5G网络CSI压缩方案大幅提升效率
在现代 5G 网络中，快速且准确的信道状态信息 (CSI)更新是保障连接质量、优化 MIMO 配置并提供一致用户体验的核心基础。然而，随着网络密度的持续提升和流量规模的迅速激增，这些更新带来的信令开销急剧扩大，导致上行带宽的利用率出现瓶
请输入搜索关键词
安路科技FPGA技术交流会：高性能产品展示与合作展望
盛夏炽，秋未至，安路科技FPGA技术交流会于8月21日在深圳圆满收官。这场技术盛宴汇聚了超过250位专业观众，现场座无虚席。安路科技技术团队与众多行业专家围绕高性能产品展示、前沿技术方案解析、生态合作愿景等核心议题，通过实机演示、案例解
Xilinx 7系列FPGA配置详解：7种模式与引脚功能
以下文章来源于数字站 本文旨在通过讲解不同模式的原理图连接方式，进而配置用到引脚的含义(手册上相关引脚含义有四、五页，通过本文理解基本上能够记住所有引脚含义以及使用场景)，熟悉xilinx 7系列配置流程，以及设计原理图时需要注意的
FPGA FOC编码器模块详解：AS5047P与MT6835驱动方案
以下文章来源于FPGA之旅，作者电击小子 一. 简介 在使用有感FOC算法的时候，离不开使用编码器来获取电机角度，编码器的种类非常多，常见的有AS5600、AS5047P和MT6835等等，它们的驱动方式可以分为IIC、SPI、
Intel Agilex 3/5 FPGA和SoC：高性能与灵活扩展解析
Agilex 5 FPGA 和 SoC以及新推出的Agilex 3 FPGA 和 SoC代表着可编程逻辑技术方面的重大飞跃。这两个设备系列均具备全新功能，可随着设计需求的变化实现轻松迁移和灵活扩展。且能够满足广泛行业和应用需求，为新一代
UVM验证包设计详解：AXI4-Lite与PCIe TLP接口解析
UVM 验证包设计结构如图 1 所示。 UVM 验证包的主要功能是对 DUT 提供激励， 仿真验证对应的功能， 并对测试结果进行自动对比分析与统计。 验证包包含一个NoPHAE_env 验证环境， 验证环境下包含 axi4_lite_a
NVMe子系统模型设计：提升存储性能与功能仿真的关键
NVMe 子系统模型是用来模拟 NVMe 子系统的功能仿真模型。 在当前的技术背景下， 单一的存储设备难以满足巨大的存储容量和速度需求， 因此很多存储系统都采用 PCIe 交换机来拓展链路， 或通过 RAID 技术来提升存储性能， 这些
易灵思16nm钛金FPGA：蓉芯聚力·易启未来技术研讨会圆满落幕
金秋九月，芯聚蓉城。9月16日下午，易灵思（Elitestek）在成都希顿酒店成功举办了以“蓉芯聚力·易启未来”为主题的技术研讨会。本次盛会吸引了成都及周边地区众多行业工程师、技术爱好者及合作伙伴的积极参与，虽遇大雨倾盆，现场却座无虚席
FPGA上的AI模型：MathWorks Deep Learning HDL Toolbox详解
如果你已经在用 MATLAB 做深度学习，那一定知道它的训练和仿真体验非常丝滑。但当模型要真正落地到 FPGA 上时，往往就会卡住：怎么把网络结构和权重优雅地搬到硬件里？ 这就是 MathWorks Deep Learning HD
银湖资本收购Altera 51%股权：FPGA技术与AI应用前景
今天，全球 FPGA 创新技术领导者 Altera 宣布，全球技术投资巨头银湖资本（Silver Lake）已完成对 Altera 51% 股权的收购，该股权原由英特尔公司持有。同时，英特尔将保留 Altera 49% 的股权，此举也彰
紫光同创展示国产FPGA：2025深圳半导体展亮点解析
此前，9月10日至12日，由中国国际光电博览会与集成电路创新联盟主办的“SEMI-e深圳国际半导体展暨2025集成电路产业创新展”在深圳国际会展中心举办。紫光同创精彩亮相此次展会，全面展示了公司在产品创新及生态构建方面的硬核实力，吸引了
Agilex 5 FPGA：DDR5与LPDDR5 DRAM性能提升详解
在技术飞速发展的今天，内存性能、占用面积和能效已成为现代应用的关键考量因素。 Agilex 5 FPGA 内存技术提供灵活的内存接口，可有效应对上述关键需求。 Agilex 5 设备支持DDR4、LPDDR4、 DDR5 和 L
FPGA+DSP/ARM架构详解：ZYNQ在嵌入式系统中的应用
以下文章来源于FPGA算法工程师，作者18线工程师 自中高端FPGA技术成熟以来，FPGA+DSP/ARM架构的硬件设计在众多工业领域得到广泛应用。例如无线通信、图像处理、工业控制、仪器测量等。 在ZYNQ系列尚未推出以前，FP
FPGA DE23-Lite串口通信详解：UART模块设计与仿真
1开发板串口简介 DE23-Lite开发板提供了一个UART通信接口(物理接口是下图的Type C接口），用户能够通过主机与Agilex 3 FPGA进行串口通信。 该接口使用DE23-Lite板载的USB Blaster
FPGA TSP开发板串口通信设计详解：CP2102N应用
本文详细介绍基于Terasic FPGA开发板TSP(又名C5P和OSK)和其板载CP2102N USB-UART桥接芯片的串口通信系统设计与实现。系统采用Verilog HDL编写UART收发控制器，通过CP2102N实现FPGA与P