关于「DC」的技术文章、设计资料与工程师讨论，持续更新。
有群友提问，下面的代码为什么在DC里可以综合成DFF，而在FPGA上却综合成了latch。 always@(posedge clk, negedge rstn, negedge setn) if(!rstn) a <= 1'b0; else if(!setn) a <= 1'b1; else a <= a; 我们可以看到这段代码有两个特别之处： 同时有异
「DC」是纳米网电子工程技术社区的热门标签， 涵盖相关的技术文章、设计方案和工程师讨论。 目前已收录 1 篇优质内容， 持续为电子工程师提供专业参考。
