详解 Cascode SiC JFET 在 LLC 拓扑中的应用：硬件实测与验证
为演示高频 LLC 设计概念，并展示外加 Cds 对初级侧 dv/dt 及功率损耗的影响，本期将基于一套特别设计的硬件测试平台展示实测结果，以排除 LLC 变换器次级侧的各种影响因素。 测试结果 该测试平台原理图如图 1 所示。它是一个无负载的半桥（HB）谐振变换器，在死区时间要求和初级侧器件开关损耗方面，等效于工作在谐振频率附近或以下的 LLC 变换器。通过采用不同的电感值（ Lm ），可以获得
关于「LLC拓扑」的技术文章、设计资料与工程师讨论，持续更新。
为演示高频 LLC 设计概念，并展示外加 Cds 对初级侧 dv/dt 及功率损耗的影响，本期将基于一套特别设计的硬件测试平台展示实测结果，以排除 LLC 变换器次级侧的各种影响因素。 测试结果 该测试平台原理图如图 1 所示。它是一个无负载的半桥（HB）谐振变换器，在死区时间要求和初级侧器件开关损耗方面，等效于工作在谐振频率附近或以下的 LLC 变换器。通过采用不同的电感值（ Lm ），可以获得