多层高速PCB中，差分对跨分割参考平面时缝补电容（Stitching Capacitor）的容值选型与放置技巧
最近画一块PCIE 3.0 x4的扩展卡，由于板框结构限制，金手指引出的一组差分对不得不从Top层打孔换层到Bottom层，参考平面从GND1切换到了GND2。 我们在过孔旁边打了伴随地孔，如果需要跨不同电源平面缝补电容，0.1uF还是10pF？焊盘引入的额外电容寄生效应如何补偿？
半导体、嵌入式与电路设计技术专题 · 共 3 篇内容
# STI
「STI」是电子工程与半导体、嵌入式与电路设计领域的重要技术专题。纳米网为您深度聚合了 3 篇关于 STI 的硬件电路设计方案、芯片选型参数对比、产业动态研判与原厂参考资料（最近更新于 2026年）。提供系统架构拆解、关键器件选型对比与工程调试经验。工程师可结合站内芯片选型库与 Datasheet 资料库进行一站式方案验证。
3
篇文章
10
人关注
180
次浏览
差分信号走线跨越地平面分割（Split Plane）时，拼接电容（Stitching Cap）的最佳位置
【问题与背景描述】 近期在推进一款工程方案设计时遇到关于 差分信号走线跨越地平面分割（Split Plane）时，拼接电容（Stitching Cap）的最佳位置 的技术难点。 在样机测试与调试过程中，我们实测抓取了关键节点的波形，并对比了芯片官方手册（Datasheet）中给出的参考典型应用电路。 目前有几个疑问想向
差分信号走线跨越地平面分割（Split Plane）时，拼接电容（Stitching Cap）的最佳位置
【问题与背景描述】 近期在推进一款工程方案设计时遇到关于 差分信号走线跨越地平面分割（Split Plane）时，拼接电容（Stitching Cap）的最佳位置 的技术难点。 在样机测试与调试过程中，我们实测抓取了关键节点的波形，并对比了芯片官方手册（Datasheet）中给出的参考典型应用电路。 目前有几个疑问想向