三维集成电路概述——从平面缩放转向立体堆叠
本文将介绍平面MOSFET缩放遇到的限制以及解决思路。 半导体工艺的性能提升长期依赖特征尺寸的等比例缩小。对于平面MOSFET，驱动电流与栅氧化层厚度成反比，与沟道宽长比成正比。在早期工艺阶段，缩小沟道长度、宽度和栅氧化层厚度，能同时减少芯片面积、提升速度并降低功耗。但随着栅氧化层厚度减薄至接近物理极限，量子隧穿效应导致栅漏电流急剧增加，氧化层厚度无法继续等比例缩小。此时单纯依靠平面缩放已不能兼顾
关于「平面MOSFET缩放」的技术文章、设计资料与工程师讨论，持续更新。
本文将介绍平面MOSFET缩放遇到的限制以及解决思路。 半导体工艺的性能提升长期依赖特征尺寸的等比例缩小。对于平面MOSFET，驱动电流与栅氧化层厚度成反比，与沟道宽长比成正比。在早期工艺阶段，缩小沟道长度、宽度和栅氧化层厚度，能同时减少芯片面积、提升速度并降低功耗。但随着栅氧化层厚度减薄至接近物理极限，量子隧穿效应导致栅漏电流急剧增加，氧化层厚度无法继续等比例缩小。此时单纯依靠平面缩放已不能兼顾