数字实现博客 | 模块化魔法：借助 Genus 自底而上流程加速芯片设计
坦白来说，采用自上而下的方式去攻克现代 SoC 设计，无异于试图一口气吃掉三层蛋糕一样——不仅混乱不堪、令人望而却步，最终还很可能让蛋糕沾满你的键盘。而 Cadence Genus 综合解决方案中自底而上设计流程应运而生：这一工程方案，就如同将那块蛋糕精准切成大小适中的、易于吃掉的小块。 但自底而上的流程到底是什么？ 想象一下，你正在组装一艘宇宙飞船，区别于在车库里独自打造整艘飞船，你会让专业团
标签专题 · 共 2 篇文章
# 芯片设计
关于「芯片设计」的技术文章、设计资料与工程师讨论，持续更新。
2
篇文章
7
人关注
133
次浏览
芯片设计中的ESD防护设计介绍
本文主要讲述芯片设计中的ESD防护设计介绍。 在集成电路（IC）的设计、制造、封装、测试及应用全流程中，静电放电（ESD）是最常见且破坏性极强的隐患之一。ESD放电时间虽仅为纳秒至微秒级，但瞬时峰值电流可达数十安培，足以击穿芯片内部的精密结构。因此，芯片设计时需要集成专用的ESD防护电路，在输入/输出引脚、电源引脚附近形成低阻抗放电通路，将静电能量旁路到地，避免核心电路受损。 ESD防护设计的核心