博通助力 CPU 与 XPU 厂商迈向计算架构垂直堆叠
为降低芯片组件间延迟，同时在单封装内为计算引擎及网络专用集成电路集成更多电路，芯片设计厂商跳出二维平面架构、开启元器件垂直堆叠已是大势所趋。 高带宽内存（HBM）堆叠已率先实现 DRAM 内存的垂直化。相较于负责数据传输与运算的专用芯片，内存芯片功耗更低，因此 HBM 堆叠的实现难度相对更低。业界现已采用 2.5D 堆叠技术，通过中介层将 GPU、XPU 等计算芯片与 HBM 堆叠内存互连；AMD
关于「XPU」的技术文章、设计资料与工程师讨论，持续更新。
为降低芯片组件间延迟，同时在单封装内为计算引擎及网络专用集成电路集成更多电路，芯片设计厂商跳出二维平面架构、开启元器件垂直堆叠已是大势所趋。 高带宽内存（HBM）堆叠已率先实现 DRAM 内存的垂直化。相较于负责数据传输与运算的专用芯片，内存芯片功耗更低，因此 HBM 堆叠的实现难度相对更低。业界现已采用 2.5D 堆叠技术，通过中介层将 GPU、XPU 等计算芯片与 HBM 堆叠内存互连；AMD