FPGA 4选1时钟选择：易灵思Ti60F225详解
在trion要实现一个4选1时钟复用或许比较麻烦。但是在钛鑫上已经给出了解决方案。这里以Ti60F225为例来介绍如何实现下面的4选择1时钟选择功能。 在FPGA
行业资讯
0人已关注纳米网行业资讯频道 — 提供行业资讯领域最新资讯、技术文章和行业动态。
行业资讯技术
安路科技首届国产FPGA教育大会：推动产学研深度融合
近年来，在政策驱动、国产化等趋势下，国内对FPGA相关人才的需求激增，培养出具备创新思维、坚实的理论基础与实践能力的人才是当前行业发展的重要目标之一。 作为国产FPGA
FPGA调试：VIO/ILA在Vivado中的应用详解
在Vivado中，VIO（Virtual Input/Output）是一种用于调试和测试FPGA设计的IP核，它允许设计者通过JTAG接口实时读取和写入FPGA内部的寄存器
罗彻斯特电子与Lattice合作：提供长生命周期FPGA支持
确保对长生命周期应用的持续供货支持 罗彻斯特电子与Lattice达成合作，向全球客户供应精选的Lattice现场可编程门阵列产品（FPGA）。 Lattice作为全
AMD第二代Versal AI Edge和Prime系列：嵌入式系统单芯片智能新突破
作者：Ryan Koehn AMD Versal 自适应 SoC 高级产品线经理 去年，我们推出了 AMD 第二代 Versal AI Edge 系列和第二代 Ve
京微齐力国产FPGA芯片：22nm工艺突破与市场应用
集成电路是信息社会的基石，我们长期被美国卡脖子，而FPGA芯片，是集成电路产业“皇冠上的明珠”。国内有这么一批人，一直在为国产FPGA发展锲而不舍地坚持，为打破美国企业的垄
树莓派Pico + Cyclone 10 FPGA：最新PCB设计与测试详解
“在本文中，我将向大家展示一个结合了树莓派Pico (RP2040) 与 Cyclone 10 FPGA 的PCB设计项目。我将解释项目中的一些设计决策
FPGA与高速ADC接口详解：JESD204B标准及应用
引言：本文介绍FPGA与高速ADC接口方式和标准以及JESD204与FPGA高速串行接口。 1. 高速ADC与处理器互联需要权衡的因素 如图1所示，ADC模数转换器
高云GW5AT-LV60开发套件：LVDS屏显示与Camera详解
实现将SC130GS采集的黑白图像数据缓存进DDR3，并以1024*600@60的视频时序输出到LVDS 屏幕显示。其中，DDR3工作频率为600MHz，SC130GS输
Altera FPGA与ADS4249及DAC3482的DDR LVDS接口设计详解
引言：本文以TI的ADS4249（ADC）和DAC3482（DAC）之间的接口为例，介绍Altera FPGA与ADC/DAC之间的DDR LVDS接口设计以及时序约束详细
PLL技术详解：FPGA中动态调频与展频功能的应用
No.1引言 随着现代电子系统的不断发展，时钟管理成为影响系统性能、稳定性和电磁兼容性（EMI）的关键因素之一。在FPGA设计中，PLL因其高精度、灵活性和可编程性而得
FPGA在边缘AI中的应用：低时延与低功耗解决方案
AI 正在向边缘迁移 从聊天机器人、内容生成到高级数据分析，AI 已无处不在。过去，大多数 AI 处理都在云端完成。然而，随着模型功能日益强大以及对实时洞察的需求持续增
FPGA 40周年：AMD聚焦边缘智能与异构计算的未来
电子发烧友网报道（文/黄晶晶）赛灵思（Xilinx）推出的第一款FPGA芯片XC2064于1985年6月问世，它有600个门，64个可配置逻辑块，运行频率为70MHz。这款
FPGA驱动设计：AHT10温湿度传感器详解
概念 传感器输出经过标定的数字信号输出，通过标准的I2C接口传输数据; 相对湿度的分辨率在0.024%RH，工作范围为0~100%RH; 温度值的分辨率在0.0
紫光同创FPGA亮相MWC上海：加速通信领域数字化转型
近日，被誉为 “全球移动通信行业发展风向标” 的 2025世界移动通信大会（MWC上海）在上海新国际博览中心圆满落幕。本届大会以 “开启智能互联新纪元” 为主题，吸引全球创
西门子Veloce proFPGA：高性能桌面级原型验证系统详解
01Veloce proFPGA Veloce proFPGA 平台提供三类主板：Uno、Duo 和 Quad。这些主板支持轻松插入和混用不同类型的现场可编程门阵列 (
智多晶FPGA新品发布：2025年国产替代技术解析
近日，“2025智多晶FPGA技术研讨会”在武汉成功举办。本次交流会以“智绘新篇 晶质领航”为主题，智多晶专业技术团队在会上揭晓了公司匠心打造的多款FPGA芯片新产品、多项
Altera FPGA PIO IP：Bidir与Inout区别详解
PIO IP是FPGA 设计中比较简单常用的IP， 当设置PIO IP的Direction的时候，可以看到有如下4个选项： Input代表这组IO是输入引脚，O
AMD UltraScale FPGA：异步与同步模式详解
本文作者：AMD 工程师 Sandy Macnamara 本文讲述了AMD UltraScale /UltraScale+ FPGA 原生模式下，异步模式与同步模式的对
FPGA电机控制：Verilog实现带编码器的双电机系统详解
借助Verilog，在FPGA中实现了带编码器的两台电机的电机控制系统的RTL级设计。 介绍 借助硬件描述语言 (HDL) Verilog 和 AMD Viv