拒绝小蛮腰，地应该怎么分？
在电路原理设计阶段，为了降低电路之间的互相干扰，工程师一般会引入不同的GND地线，作为不同功能电路的0V参考点，形成不同的电流回路。 一、地线的分类 二、细究GND的原理 一个地线GND怎么会有这么多区分，简单的电路问题怎么弄得这么复杂？为什么需要引入这么多细分的GND地线功能呢？ 工程师一般针对这类GND地线设计问题，都简单的统一命名为GND，在原理图设计过程中没有加以区分，导致在PCB布线的
电路设计
0人已关注纳米网电路设计垂直频道，深度聚合电路设计领域的硬件电路架构、核心芯片选型参数对比、工程调试案例与产业前沿趋势。 近期收录：《拒绝小蛮腰，地应该怎么分？》、《Verilog是怎么一点一点写出来的！》等共 167 篇专业内容。
电路设计技术与资讯列表
Verilog是怎么一点一点写出来的！
一、标识符与注释 前面已经说到，模块名的定义要符合标识符的定义，那么什么是标识符呢？它的语法是什么呢？ ①标识符是赋给对象的唯一名称，通过标识符可以提及相应的对象，Verilog语法将对转义标识符中的字符逐个处理。 ②标识符可以是字母、数字、下划线和美元符$的组合，并且标识符的第一个字母必须是字母或者是下划线。此外，在Verilog的标识符中，是区分大小写的。 ③Verilog中有一些关键字，简
用Python给Verilog设计自仿（11）：协程、阻塞勘误及AXIS开源验证剖析
前言 在上一篇文章中，我们提到相同协程是阻塞的，不同协程是并发的这一说法。然而，这种理解存在偏差，所以第一个现象并不像我们之前想象的那样。今天，我们将专门梳理协程的概念，深入剖析其本质，以纠正上次关于协程与阻塞的说明。 案例说明 下面我将介绍一种非常典型的现象 for i in range(2): await device_to_host_source.send(frame) for
【W42周报】六层PCB板是怎么拼出来的？
1.前言 求职面试时,大多数人都会在一个问题上纠结：去大公司还是小公司？这个问题在现阶段其实没有人能够给出一个100%完美的答案。如果展开来说，估计也要花好长时间。无论去哪个公司，落到我们自身来说，主要还是要能在岗位上体现出个人的价值。即用专业能力、综合素质能力去解决工作中的问题。 解决问题的快慢程度和结果好坏，就和我们掌握的专业技能和方法论有关。比如在我们公司，PCB板的Layout不需要硬件工
芯片输入口的二极管钳位电路什么原理？
大家好，我是记得诚。 图1蓝色框内是二极管钳位电路的一般结构，多见于芯片输入端。当然还有专门的开关二极管，如下图2红色框内所示。本文主要针对此类型的二极管电路做一些简单介绍。 图1：mcu内部IO结构处的保护二极管 图2：常见的几种开关二极管 电路作用：实现二极管对异常电压的钳位作用，保护后级输入。 实现原理：下图3是用LTspice进行仿真的图形，D1和D2是肖特基二极管，正向导通压降Vf
用Python给Verilog设计自仿（11）：仿真的玄学问题——协程、阻塞、 事件驱动、时间驱动
前言 在使用 cocotb 编写测试时，很多人可能都会遇到一些让人困惑的现象：比如说，你明明在发送一帧完整数据之后，加了 await RisingEdge(clk) 想等待 5 个周期再发下一帧，但在波形上却发现帧与帧之间并没有间隔；或者你在别的地方加了 Timer 也没起作用更甚至cocotb直接卡住不动了；又或者明明指定了发包数，却提前结束了。 这些现象的背后，其实不是 cocotb 出了问题
电磁炉你肯定用过，但是各电路原理你了解吗？
电磁炉，这一现代厨房中的烹饪新星，凭借其独特的优势，日益受到人们的青睐。其便捷性和高效性，使得它成为忙碌现代人理想的选择。了解电磁炉在现代厨房中的角色，更是开启美食烹饪之旅的关键第一步。 电磁炉的主要电路包括以下几个部分： 1、电磁炉开机保护电路 电磁炉开机保护电路的作用是保证电磁炉在待机状态下IGBT不工作，防止电磁炉一开机（未按加热键）就加热的现象出现。该电路主要由主控IC（局部）、晶体管
怎么检查PCB走线？布局？可制造性？一款免费避坑神器
公众号后台回复：DFM 对于硬件工程师而言，最紧张的时间节点就是发板前夕，画好的PCB要出Gerber文件给工厂，这Gerber文件是一定要仔仔细细检查，以前我一直用CAM350，这种检查纯靠“眼力”，简单的板子还好，遇到复杂的板子，纯靠肉眼检查的话，难免有遗漏，以至于每次发板，总是提心掉胆，尤其是第一版硬件。 今天推荐一款比CAM350还好用的软件，电子发烧友论坛出品的《华秋DFM》，支持Al
【Cadence】psp or hbsp仿真设置
1.算法简介 在Cadence SpectrePF 里 ，psp 即 pss+sp，hbsp 即 hb+sp, 二者都是可以仿真含谐波或周期信号的S参数。与sp的区别在于，psp和hbsp仿真的是大信号S参数，sp仿真得到的是小信号S参数 psp 和 hbsp的设置基本一致，得到的结果也接近，最好不要一起跑（笔者一起跑得到的结果有误）。下面以psp为例进行说明。 2.端口设置 在端口设置上，与s
模拟芯视界 | 分立式与集成式差分放大器对比
引言 利用运算放大器（运放）和电阻器网络，可以构建多种实用电路，差分放大器 (DA) 便是其中之一。借助 DA，可以测量两个信号之间的差值，这对于太阳能电池板、移动电源和其他 DC/DC 模块等系统中的电流和电压检测非常有用。此外，许多 DA 可以施加增益，向信号添加基准电压，以及抑制输入信号产生的共模噪声。 DA 主要有两种类型：分立式（使用外部电阻器）和集成式（使用单片或片上电阻器）。本文将通
MOS管设计防反接电路（收藏）
电子元件大都是使用直流工作，电源线反接就有可能就会烧坏，那电路如何防反接？ 首当其冲我们想到的就是二极管了，运用其单向导通特性可有效防止电源反接而损坏电路，但是随之而来的问题是二极管存在PN节电压，通常在0.7V左右，低电流是影响不明显，但流过大电流时，如流过1A电流其会产生0.7W的功耗，0.7W的功耗发热对元件本身及周边元件的可靠性是个非常大的考验。 可见二极管防反接最大问题是管压降，越低损耗
用Python给Verilog设计自仿进阶：FPGA仿真如何极致压榨CPU
对于许多FPGA/IC工程师而言，设计实现游刃有余，验证仿真却常成短板——传统验证方法面临两难困局：学习UVM需投入大量时间成本，而纯Verilog自仿又会陷入重复造轮子的低效循环。以通信协议仿真为例，仅报文解析就需要重写整套解析逻辑，相当于用Verilog再实现一次协议栈，耗时费力。此时，Python的生态优势便锋芒尽显。其丰富的字符串处理库可直接解析报文，配合Cocotb框架，仅需少量Pyth
用Cadence Virtuoso IC617仿真工艺库参数
本文将会描述，如何通过V-I特性曲线得出SMIC 0.18um工艺库的工艺参数。 N-MOS的测量 提取数据 上一篇文章已经得到了在不同的vgs下的vds参数曲线。原理图如下。W为220um，L为180um，后面会用到。 为了更精确得到数据，这里改变一下扫描范围，vds范围改为0-2V，vgs范围改为0.6-1.2V，步长设置为0.2V，得出结果如下图。 选择Marker菜单中的Create
BLDC电路中A、B、C相线各自下拉一个几十k电阻的目的是？
在 BLDC 驱动电路里，A/B/C 三相相节点对地接 几十k 下拉电阻，是无感方波控制里最经典、最必要的设计，核心目的只有一个：给反电动势（BEMF）过零检测提供稳定电位基准，同时兼顾安全与抗干扰。 一、核心目的：解决无感控制的「相端浮空」问题（最关键） 无感 BLDC 靠检测三相反电动势过零点判断转子位置，而： 电机静止、低速、上下桥 MOS 全关断时，三相相端是完全浮空的高阻态 浮空相端
我用OpenClaw+全开源EDA工具+开源IP，做了一颗SoC
OpenClaw帮我做了件我一直想做的事情。 一直想串一下基于全开源EDA flow的芯片设计流程，但其中有大量的工具的安装和工具flows的使用，需要耗费大量的精力，OpenClaw用了一天时间帮我串了整个流程。 🎯设计目标 基于 PicoSoC 架构的增强版 RISC-V SoC 集成多种常用外设 (UART, GPIO, I2C, PWM, Timer, SPI) 适用于嵌入式控制和物联网
为了省3颗NMOS，烧了整个电机驱动板！
科普一下：什么是9管电驱控制器？ 无刷电机一般由3个半桥构成，最基本的电路需要6个MOS管，也就是常说的6管控制器，为了增大功率也有采用2管并联当一个管的，于是出现了12管控制器。那么9管控制器是怎么回事呢？您可能猜到了：是半桥中和单臂用双管，另一单臂用单管。——的确如此。那么为何如此设计呢，难道两个臂发热不同？ 这种情况只有1个管工作于PWM状态，损耗较大，另一个管常开，损耗很小。故只有PWM状
巧用LEF实现row aware track规划
对于常规的track，通常基于LEF里的pitch，offset就可以直接创建（PS：当然也有invs自动调整的场景，这个需要用户留意），但是由于std-cell 的PG pin的存在，这个对于M1 （std-cell pin layer）track，是有一点小复杂，如果用户想充分利用M1的track，需要一点小技巧，这篇文章采用了了LEF里的一个特性来实现这个目的。闲言少叙，ICer GO！
编写优雅的Verilog：代码风格是数字设计的第一道防线
在数字电路设计的世界里，Verilog不仅是实现功能的工具，更是工程师与工具（综合器、仿真器）、与同事、与未来的自己沟通的桥梁。糟糕的代码风格如同混乱的电路板，线缆缠绕，故障难寻；而优雅的代码风格则像一份精密的施工图，层次清晰，一目了然。它不仅是个人习惯，更是项目成功的第一道防线。 一、结构与可读性：像写文章一样写代码 1. 一致的缩进与格式统一的缩进（建议使用2或4个空格）是代码可读性的基石。