人工智能加速卡与端侧 NPU 架构 · 共 1 篇内容

# AI芯片

AI芯片包含云端大模型训练/推理 GPU、ASIC 张量加速芯片以及端侧/边缘侧嵌入式 NPU SoC。核心技术壁垒集中在存算一体、HBM 高带宽内存互联、Chiplet 芯粒异构先进封装(CoWoS)以及低比特量化(INT8/INT4/FP8)高能效比推理架构。 纳米网专题目前已聚合 1 篇深度内容(覆盖电源管理等方向,最近更新于2026年05月),代表性技术议题包括《面向AI芯片的VPD技术是什么?》等。

1
篇文章
4
人关注
86
次浏览
面向AI芯片的VPD技术是什么?

面向AI芯片的VPD技术是什么?

本文将介绍供电体系的垂直供电(Vertical Power Delivery,VPD)现状和发展趋势。 AI芯片供电为何面临瓶颈 随着AI处理器功耗迈入千瓦级别,供电体系正在从传统的平面供电向垂直供电(Vertical Power Delivery,VPD)演进。VPD并非简单的电源小型化,而是一场系统级供电架构的重构。 AI处理器的算力扩展带来了更高的功耗。当核心电压维持在0.6V至0.8V左右