论文解读：该研究面向人工智能数据中心中的多Tb/s光互连，提出一种尺寸更小的硅光子晶体波导慢光调制器。其核心是在器件内部形成电光均衡功能，从而扩展带宽并降低对高功耗数字信号处理的依赖。实验结果显示，320µm长器件可完成140Gb/s开关键控操作，能耗为26fJ/bit；四电平脉冲幅度调制在不使用数字信号处理时可达180Gb/s，在低复杂度数字均衡器辅助下可达200Gb/s。这项工作为未来高密度、低功耗共封装光学提供了技术路线。
来自东京科学大学、横滨国立大学、日本产业技术综合研究所（AIST）以及光子电子技术研究协会（PETRA）的研究人员发表了一篇技术论文，题为《内置电光均衡器实现低DSP的200G/λ低压慢光硅调制器》。
可在此处查看技术论文。2026年10月
Kawahara, K., Tsuchizawa, T., Yamamoto, N. 等人。《内置电光均衡器实现低DSP的200G/λ低压慢光硅调制器》。Nat Commun 17, 10446 (2026)。https://doi.org/10.1038/s41467-026-78128-1。
【论文全文摘要】
摘要
面向人工智能数据中心的多Tb/s光互连需要高速、高能效且紧凑的收发器。然而，传统硅马赫-曾德尔调制器根本上受限于低调制效率和通常延伸数毫米的大物理尺寸，需要高摆幅驱动器和功耗较高的数字信号处理才能实现每通道超过100Gb/s的数据速率。研究展示了一种硅光子晶体波导慢光调制器，通过内置电光均衡器克服带宽与效率之间的权衡。通过在分段慢光移相器中单片集成光延迟线和交叉结构，研究合成了片上前馈响应，以扩展3dB带宽。所制备调制器器件长度仅为320µm，在使用与基于鳍式场效应晶体管的互补金属氧化物半导体技术兼容的驱动电压下，实现了140Gb/s开关键控操作，能耗为26fJ/bit。此外，四电平脉冲幅度调制在不使用数字信号处理时达到180Gb/s，在使用低复杂度11抽头数字均衡器时达到200Gb/s。通过减少对耗电电子器件的依赖，该策略为面向能耗受限交换系统的未来高密度多Tb/s共封装光学提供了潜在路径。
引言
面向人工智能时代，数据中心互连正迈向多 Tb/s 级别，需要大规模收发器并行，这使硅光子成为主要候选方案1,2,3。尽管硅基马赫-曾德尔调制器已广泛商用，但在提升工作速率的同时降低功耗和尺寸仍是一项挑战4,5。这一困难源于载流子耗尽型 p-n 掺杂移相器的调制效率较低，其 VπL 通常为 2–5 V·cm，需要毫米级电极和较高驱动电压6,7,8。这些较长电极会带来严重的射频传输损耗，并与 RC 时间常数和电光（EO）相位失配共同限制带宽至 50 GHz 以下。为弥补这些限制，最先进的收发器依赖独立的高摆幅驱动器9,10,11,12,13，以及配备接近 100 抽头均衡器的复杂数字信号处理（DSP）14,15,16,17,18,19,20。由于这些器件会消耗瓦级功率21,22,23,24，主要挑战是在实现 200 Gb/s/λ 的同时，尽量降低对此类电子器件的依赖。
慢光相移器利用增强的光与物质相互作用来解决这些效率限制25,26。光子晶体波导（PCW）具有高群折射率，ng大于20，可将VπL和器件长度分别降低至约0.1 V·cm和100 μm27,28,29。这使得兼容互补金属氧化物半导体（CMOS）的低压操作成为可能，仅调制器本身能耗即可低于59 fJ/bit30，即使与驱动器共封装也仅为0.78 pJ/bit31。在这种短相移器中，射频传输损耗受到抑制，工作速度主要由电光相位匹配和RC时间常数决定32。然而，以往演示表明，尽管电光相位匹配电极扩展了带宽，但RC时间常数仍然是瓶颈，使f3dB低于40 GHz，数据速率限制在64 Gb/s OOK30,31,32,33。与此同时，基于光栅的慢光调制器已展示出超过100 GHz的宽带宽，并实现200 Gbaud四电平脉冲幅度调制（PAM4）操作34,35。然而，其较低的ng导致VπL相对较高，为0.82 V·cm，Vπ达到数十伏，因此需要高功率独立驱动器。此外，高速操作严重依赖计算密集型基于神经网络的数字信号处理（DSP）均衡；如果不使用该技术，即使Vpp为5 V，性能也仅限于112 Gb/s OOK。因此，目前尚未实现一种同时具备低压驱动和高速操作、且不依赖DSP的硅慢光调制器。
内置电光均衡器利用行波调制器中的信号延迟来实现有限脉冲响应（FIR）滤波器，从而无需 DSP 即可独立提升带宽36,37。一种硅马赫-曾德尔调制器通过采用电光均衡器，实现了超过 100 Gb/s 的无 DSP OOK 传输38。然而，在电光均衡过程中保持调制深度需要增加相移器长度或提高驱动电压，导致毫米级占用面积和 5 V 驱动电压。此外，这些较长 p-n 负载电极中与频率相关的射频损耗会使均衡器响应失真，并阻碍 PAM4 运行。采用电光均衡器的薄膜铌酸锂调制器支持 200 Gbaud 多电平调制，但其厘米级相移器成为大规模并行的障碍39,40。相比之下，将电光均衡器应用于慢光调制器，可从根本上突破传统带宽与效率之间的折衷，因为其高调制效率消除了占用面积和电压限制，并确保多电平调制获得理想的均衡器特性。
本文展示了一种集成内置电光均衡器的硅 PCW 调制器，以突破带宽限制，同时保留慢光效应的优势，如图 1 所示。均衡器以高通响应补偿固有滚降，从而扩展 f3dB。我们展示了一种器件长度紧凑的硅调制器，同时将均衡后的电光带宽扩展到 200 Gb/s PAM4 所需的奈奎斯特带宽之外。在使用针对响应平坦度优化器件的调制实验中，我们采用与 FinFET CMOS 兼容的低压驱动实现了 140 Gb/s OOK，并在不使用 DSP 均衡的情况下实现了 180 Gb/s PAM4。在加入低复杂度 11 抽头 DSP 后，我们进一步实现了 200 Gb/s PAM4 运行。从调制器设计角度看，我们的方案为未来多 Tb/s 共封装光学中降低对高功耗 DSP 和驱动器的依赖提供了一条路径。
图 1：降低 DSP 依赖的慢光收发器概念。
a 比较了传统收发器架构与所提出的架构，该架构面向低电压 200 Gb/s/通道运行，并尽可能降低对 DSP 的要求；b 集成了电光均衡器的慢光马赫-曾德尔调制器示意图；c 通过电光均衡器提升带宽的原理，即利用均衡器的高通响应补偿器件固有的低通响应，使总体电光响应变得平坦，从而使 3 dB 带宽超过奈奎斯特带宽。
结果
电光均衡器概念
图 2a 给出了使用分段式硅光子晶体波导调制器的内置电光均衡器框图。相移器被划分为 N 段，各段之间插入共面传输线。在最后一段之前还插入了光学延迟线和光交叉结构，用于整形频率响应。每一段使电信号延迟 TE，并使慢光延迟 TS。延迟线段通过硅线波导引入 TD，交叉结构使调制反相。在预期工作条件下，电信号延迟与慢光延迟相等，且各段相位变化相同；此时归一化冲激响应可概述为：前 N-1 段在零时刻产生冲激，最后一段在延迟 TD 后产生反相冲激。（1）
图 2：电光均衡器的设计与优化。
a 均衡器框图；b 均衡器冲激响应及其 sinc 插值（黑色实线）；c 不同分段数 N 下的均衡器响应，显示峰值强度可调，增益超过 9 dB；d 不同 N 下相对于未均衡响应的归一化电光增益比较；e 不同抽头延迟 TD 下均衡器频率响应，展示峰值频率可调；f N=4 时不同 TD 值的归一化电光增益，结果显示 6.8 ps 是在保持响应平坦的同时最大化带宽的优化值。
除最后一段外，所有段均延迟 TD，使它们的相移同相到达；而来自最后一段的反相调制未经延迟，因此相对其他段更早出现。该结构实现了一个双抽头前馈均衡器（FFE）：在 0 时刻具有幅度为 N−1 的主抽头，在 −TD 时刻具有幅度为 −1 的均衡抽头，从而无需依赖传统电子 DSP 即可进行脉冲整形。图 2b 给出了 N = 4 时得到的冲激响应，以及与升余弦符号脉冲卷积后获得的相应连续时间波形。通过对式（1）进行傅里叶变换，可得到均衡器的频率响应：归一化响应等于主抽头项减去由延迟 TD 决定的相位项（式（2））。
N 和 TD 这两个参数分别独立设定均衡强度和峰值频率。图 2c 给出了不同 N 值下计算得到的均衡器增益。减小 N 会提高峰值增益，其中 N = 3 可提供超过 9 dB 的高频均衡。图 2d 中相应的电光增益显示，带宽从未使用均衡器时的 35 GHz 分别提升至 N = 5、4、3 时的 61 GHz、81 GHz 和 100 GHz 以上。如图 2e 所示，峰值频率由主抽头与均衡抽头之间的相对相位 ωTD 决定。随着 TD 增大，相同相位差会在更低的 ω 处出现，增益峰值也随之移向更低频率。若 TD 过小，均衡器峰值会位于过高频率，导致对滚降的补偿不足；相反，若 TD 过大，峰值会移向较低频率，导致过补偿并出现过量峰值。对于 N = 4，TD = 6.8 ps 时可获得最平坦的电光响应，表明均衡器峰值有效补偿了调制器的固有带宽限制。这些设计原则自然可扩展到多抽头结构，其中额外的交叉结构和延迟线可将均衡器扩展至任意数量的抽头，并提高设计灵活性。
调制器实现
来源: 海外媒体
查阅全部原文，请访问：https://doi.org/10.1038/s41467-026-78128-1
登录后即可参与讨论
立即登录