面向AI芯片的VPD技术是什么?

来源:中国科学院半导体研究所 电源管理 89 次阅读
摘要:本文将介绍供电体系的垂直供电(Vertical Power Delivery,VPD)现状和发展趋势。 AI芯片供电为何面临瓶颈 随着AI处理器功耗迈入千瓦级别,供电体系正在从传统的平面供电向垂直供电(Vertical Power Delivery,VPD)演进。VPD并非简单的电源小型化,而是一场系统级供电架构的重构。 AI处理器的算力扩展带来了更高的功耗。当核心电压维持在0.6V至0.8V左右

本文将介绍供电体系的垂直供电(Vertical Power Delivery,VPD)现状和发展趋势。

AI芯片供电为何面临瓶颈

随着AI处理器功耗迈入千瓦级别,供电体系正在从传统的平面供电向垂直供电(Vertical Power Delivery,VPD)演进。VPD并非简单的电源小型化,而是一场系统级供电架构的重构。

AI处理器的算力扩展带来了更高的功耗。当核心电压维持在0.6V至0.8V左右时,供电电流变得极为巨大。传统供电路径从主板上的电压调节模块出发,经过PCB、BGA焊球、封装基板、中介层,最终进入SoC核心。这条路径上的每一段都存在等效电阻,而电流每增加一倍,I²R损耗就会增加四倍。

与此同时,BGA焊球的电流能力并非无限,受到热机械应力、电迁移和封装可靠性的约束。为了输送更大电流,需要增加更多电源与地焊球,但这会导致封装面积扩大,进而使供电路径更长、阻抗更高,最终形成负反馈循环。当为芯片供电所需的焊球面积接近甚至超过芯片本身面积时,传统横向供电就难以继续线性扩展。

在AI/HPC时代,供电已经从“服务系统”转变为“系统限制因素”。不是供不上电,而是高效供电变得极难。

VPD的核心思路与定义

VPD的核心思路在于:将低压大电流路径尽量压缩到芯片附近的垂直方向,并通过封装内部或封装下方的集成电压调节器(In-Package IVR)完成最终电压转换。具体来说,就是把电压转换的位置向芯片侧移动,让更高电压、更低电流通过BGA和封装路径,再在接近SoC的位置转换成低压大电流。这样做的目的是用空间位置换取电气损耗,用封装复杂度换取系统可扩展性。

垂直供电架构很容易理解:通过穿透PCB层垂直向上输送电力,直接给上方的处理器供电,从而有效缩短从电压调节模块到SoC的电力传输距离。实现这一目标的核心手段之一,是将负载点电源直接放置在PCB背面、处理器正下方。

VPD的主要优势

相比传统横向供电,垂直供电具备多重关键优势。

第一,电阻损耗更低。更短、更直接的供电路径天然降低了电阻,有效减少I²R损耗。实际效果显示,单GPU可节省约200W,数据中心每年可节省千万美元级电费。

第二,瞬态响应更好。更少的路径断点与更短的供电回路,使VPD能实现更快的瞬态响应,这对电流需求剧烈波动的现代AI处理器至关重要。更快的调节速度意味着更稳定的运行、更少的电压跌落与降额,从而释放处理器的全部性能。

第三,信号完整性更好。将高频开关组件移至主板背面,并在PCB中集成屏蔽层,可隔离敏感信号层与供电噪声。同时保留顶层更多连续铜箔,提升高速信号性能与电磁兼容性。

第四,空间优化与可扩展性。释放主板正面空间,使设计人员能在处理器周边集成更多内存、光模块与系统级功能。VPD通过减少长距离电流路由来提升可扩展性。

VPD的技术实现路径

VPD的实现需要多个层面的技术支撑。从演进阶段看,行业通常分为三步:第一阶段是离散横向供电,功率级、电感、电容布置在处理器旁边,但在电流超过850至1000安培时损耗会超过100瓦。第二阶段是背面垂直供电,供电模块从基板或主板背面垂直对接处理器,可大幅降低供电网络总电阻至10至15微欧,比横向低约89%。第三阶段是基板集成电压调节器供电,将电压调节器直接集成在基板上,可额外减少10%至15%的基板供电网络损耗,总电阻达到7至10微欧,比横向低约93%。

在封装内集成电压调节器方面,VPD需要低阻互连、高密度电容、低损耗磁件、低导通电阻的场效应管以及高带宽控制电路。没有这些关键要素,封装内电压调节器很难真正成立。

关于电压转换比的选择,2:1方案是最现实的第一阶段方案,而4:1和8:1方案则涉及更高输入电压下的拓扑权衡,例如三电平降压变换器、串联电容降压变换器等。这些选择需要在效率、动态响应和焊球收益之间取得平衡。

VPD同样面临工程挑战。高性能计算的电流密度已达每平方毫米3至4安培,在处理器下方的狭小空间内实现这一功率水平,需要高度集成的多层模块设计。此外,VPD模块的Z轴高度通常被限制在2毫米以内,且供电模块与处理器的热区重叠,加剧了散热挑战。

行业应用与趋势

目前,多家厂商正在积极布局VPD技术。英伟达已确定其Rubin架构将采用VPD方案,原因是HBM显存占据了GPU封装周围所有空间,已无位置留给横向供电。谷歌、英特尔也在尝试VPD方案,华为同样关注这一技术并已申请相关专利。

具体到电源芯片厂商,Vicor的VPD方案通过将电流倍增器直接置于处理器下方,将供电网络电阻降至5至7微欧,可降低95%的供电网络损耗。英飞凌推出了四相功率模块,在10乘9平方毫米的小型封装内支持最高280安培电流,实现了每平方毫米2安培的电流密度。MPS推出Z轴供电架构,可显著降低供电网络损耗超过十倍。此外,ADI、TDK、Empower Semiconductor等公司也在进行相关技术研发。

随着AI芯片功率持续攀升,VPD以更短的供电路径、更低的供电网络阻抗、更优的瞬态响应和更佳的板上空间利用,正在成为支撑高算力、高集成度AI芯片的关键供电技术。‍

不代表中国科学院半导体所立场

责编:猫薄荷

相关推荐
评论区

登录后即可参与讨论

立即登录