标签专题 · 共 51 篇文章

# FPGA

关于「FPGA」的技术文章、设计资料与工程师讨论,持续更新。

51
篇文章
154
人关注
2,436
次浏览
基于FPGA的VGA静态图片显示

基于FPGA的VGA静态图片显示

         ZYNQ算是Xilinx的一款比较高端的板子了,上面有以太网接口、USB2.0/OTG、HDMI双向接口,SD卡槽,而且板子内部还嵌入了ARM,上面可以跑linux,价格也不菲。刚开始查了一下手册了解到板子晶振是50Mhz,然后试了半天就是没有把VGA驱动起来,后来在仔细查了一下手册,这款板子在某种情况下板子提供的是125Mhz引脚为L16,然而我不知道怎么用50Mhz,那就直接

fpga实现音频预加重(pre-emphasis)滤波器

fpga实现音频预加重(pre-emphasis)滤波器

1预加重滤波器的作用 在语音信号中,声门波激励和口鼻辐射效应共同导致语音信号的高频分量能量要比低频分量弱。预加重(Pre-emphasis)的目的就是:1 .提升高频分量,平衡语音频谱,使得高频特征更加明显,便于后续的特征提取(如MFCC)。2.消除发声过程中口唇辐射的影响。3.在一定程度上抑制工频干扰。 2 预加重滤波器的使用场景 语音识别前端处理作用:这是预加重最经典和最重要的应用。平衡频

相控阵天线主要组件及FPGA应用

相控阵天线主要组件及FPGA应用

什么是相控阵天线? 简单来说,相控阵天线是一种通过电子方式控制波束方向,而无需物理转动天线的先进天线系统。 它的核心组成部分是多个按一定规则排列(阵列)的独立天线单元(辐射单元),每个单元后面都连接着一个相位/幅度控制器(通常是移相器)。 1. 核心工作原理:波的干涉 相控阵天线的工作原理基于物理学中的波束形成和相干干涉。 建设性干涉:当两个或多个波的波峰与波峰相遇时,它们会相互叠加,使信号增强

如何学习FPGA(转)

一、入门首先要掌握**HDL(HDL=verilog+VHDL**)。        第一句话是:还没学数电的先学数电。然后你可以选择verilog或者VHDL,有C语言基础的,建议选择VHDL。因为verilog太像C了,很容易混淆,最后你会发现,你花了大量时间去区分这两种语言,而不是在学习如何使用它。当然,你思维能转得过来,也可以选verilog,毕竟在国内verilog用得比较多。     

用Python给Verilog设计自仿进阶:FPGA仿真如何极致压榨CPU

用Python给Verilog设计自仿进阶:FPGA仿真如何极致压榨CPU

对于许多FPGA/IC工程师而言,设计实现游刃有余,验证仿真却常成短板——传统验证方法面临两难困局:学习UVM需投入大量时间成本,而纯Verilog自仿又会陷入重复造轮子的低效循环。以通信协议仿真为例,仅报文解析就需要重写整套解析逻辑,相当于用Verilog再实现一次协议栈,耗时费力。此时,Python的生态优势便锋芒尽显。其丰富的字符串处理库可直接解析报文,配合Cocotb框架,仅需少量Pyth

CameraLink方案为什么都在上"国产RK3588+FPGA"王炸组合

CameraLink方案为什么都在上"国产RK3588+FPGA"王炸组合

在高端机器视觉领域,CameraLink接口一直代表着高速与可靠。然而,在RK3588问世之前,高性能的CameraLink视频采集处理方案长期被基于进口DSP+FPGA的架构所垄断。近年来,随着各行业对自主可控与国产化替代的需求日益迫切,市场亟需一颗强大的“中国芯”来打破这一局面。 RK3588一经推出,立即火爆工业自动化、能源电力、安防、通信等行业!得益于8核(4核A76 + 4核A55)、

RK3588 + 国产FPGA,CameraLink视频采集轻松搞定

RK3588 + 国产FPGA,CameraLink视频采集轻松搞定

在CameraLink等专业视频接口领域,技术长期由海外巨头主导,基于进口DSP和FPGA的架构使我国产业面临核心技术和供应链的双重制约。随着国产化要求从政策引导转为硬性标准,市场需要高性能的国产替代方案。RK3588等国产芯片凭借出色性能,成为推动CameraLink技术自主化的重要选择。 RK3588一经推出,立即火爆工业自动化、能源电力、安防、通信等行业!得益于8核(4核A76 + 4核A

ISE14.7安装教程(转)

ISE14.7安装教程(转)

    ISE是Xilinx旗下的FPGA设计套件,界面人性化,操作相对简洁,虽然更新到14.7版本后不再更了,但是还是受很多初学者的喜爱,而且对于一些板子的也只有ISE才能支持。下面附上下载链接和安装教程。 ISE14.7**可在百度云中下载链接:** 原文链接: 在软件安装之前,得准备好软件安装包,可从Xilinx官网上下载: 下载好的软件如下所示:   接下来开始安装ISE14.7软件:

SystemVerilog如何优雅的提升FPGA开发效率

SystemVerilog如何优雅的提升FPGA开发效率

• 前言 • SV的优劣 • 最方便的信号类型(logic) • 定义复杂信号的优雅方式(struct) • 最省心的状态机利器(enum) • 提前发现多驱 • 让数据结构更清爽的秘诀(typedef) • 最常用的批量信号写法(packed array) • 模块通信的终极级懒人包(interface) • 最优雅的头文件(package) • 最懂工程师意图的过程块定义(always)

基于FPGA的USB接口控制器设计(附代码)

基于FPGA的USB接口控制器设计(附代码)

导读 比较遗憾的是,USB4的发布时间至今暂未公布。值得注意的是,此次发布的USB4是规范,而并非USB4.0。在此之前,USB Implementers Forum(USB-IF)计划取消USB 3.0/3.1命名,统一划归为USB 3.2。其中USB 3.0更名USB 3.2 Gen 1(5Gbps),USB 3.1更名USB 3.2 Gen 2(10Gbps),USB 3.2更名为USB 3

多图看拆解美军装备PCBA电子电路板!

多图看拆解美军装备PCBA电子电路板!

美军军用电脑:三防认证💪,-40℃~+60℃沙漠、盐雾、跌落全不怕🌵❄️🔐硬件加密+TEMPEST电磁屏蔽🛡️,断开网络也能跑机密任务🤐📡模块化插槽秒变卫星/电台/导航终端🔄,装甲车、无人机、前线指挥所即插即用🚁 🚀美军AIM-9“响尾蛇”是世界首款实用红外格斗弹,1956年服役,靠追踪敌机尾喷口热量杀敌。👁️‍🗨️最新AIM-9X改用红外成像导引头,50G机动+越肩发射,能“回头