一个FPGA生态，打通多种高速视频接口
PolarFire® FPGA助力4K / 8K机器视觉快速落地 如果您正在做高速成像或机器视觉系统开发，那么好消息来了——只用一套PolarFire FPGA生态，就能同时搞定SDI、SLVS-EC 和 CoaXPress™接口！ PolarFire FPGA 通过统一的平台，大幅简化设计流程，让复杂的视频接口开发变得更高效、更可控。 三种方式，全面加速您的下一代设计 SDI Rx/Tx I
标签专题 · 共 45 篇文章
# FPGA
关于「FPGA」的技术文章、设计资料与工程师讨论，持续更新。
45
篇文章
136
人关注
2,154
次浏览
聚统战智慧 献发展良策｜华大半导体召开AI浪潮下的“芯思考”研讨会
为深入贯彻落实国家人工智能发展战略，系统推进公司AI战略布局，充分发挥统一战线凝聚人心、汇聚力量的强大法宝作用，近日，华大半导体召开“爱企业 献良策 做贡献”主题活动暨AI浪潮下的“芯思考”研讨会。公司党委书记、董事长孙劼出席会议并讲话，副总经理赵毅，各部门主要负责人及各所投资企业的30余名党内外专家骨干参会。 孙劼指出，人工智能是培育发展新质生产力的核心引擎，更是公司实现从“跟跑”向“并跑”
FPGA的图像处理算法
从今天开始，我将陆续推出FPGA的图像处理算法，并且包括matlab的图像处理算法与建模。
FPGA基础：一文吃透CRC算法（下）——CRC硬件加速原理深度解析
前言 在很多以太网、SATA 或其他高速接口项目中，我们经常会接触到 CRC（循环冗余校验）。通常，工程师会通过网站或软件工具生成一整套带异或操作的组合逻辑来实现 CRC 算法，而不去深入理解其原理——只知道可以这样用。事实上，在大多数情况下，确实不需要了解 CRC 的具体实现方法，这种黑盒化的使用方式在低频窄位宽场景下确实可行。 但是，当你的系统时钟非常高，例如 800MHz、1GHz，且数据位
FPGA问答系列--Vivado Schematic中的实线和虚线有什么区别？
前言：本文章为FPGA问答系列，我们会定期整理FPGA交流群（包括其他FPGA博主的群）里面有价值的问题，并汇总成文章，如果问题多的话就每周整理一期，如果问题少就每两周整理一期，一方面是希望能帮到不经常看群消息的小伙伴，另一方面也算是我们的技术积累。 Q：Vivado Schematic中的实线和虚线有什么区别？ A：以下图为例：下面的schematic种，有实线也有虚线 image-20230
基于FPGA的RGB565_YCbCr_Gray算法实现
前面我们讲了基于FPGA用VGA显示一副静态图片，那么接下来我们就接着前面的工程来实现我们图像处理的基础算法里最简单的一个那就是彩色图像转灰度的实现。 将彩色图像转化为灰度的方法有两种，一个是令RGB三个分量的数值相等，输出后便可以得到灰度图像，另一种是转化为YCbCr格式，将Y分量提取出来，YCbCr格式中的Y分量表示的是图像的亮度和浓度所以只输出Y分量，得到的图像就是灰度图像了。我在这里选
FPGA技术调研：FPGA在航天领域的应用
FPGA在航天领域的应用 01 引言 现场可编程门阵列 ( Field Programmable Gate Arrays，FPGA)是一种可编程使用的信号处理器件，用户可通过改变配置信息对其功能进行定义，以满足设计需求。与传统数字电路系统相比，FPGA具有可编程、高集成度、高速和高可靠性等优点，通过配置器件内部的逻辑功能和输入/输出端口，将原来电路板级的设计放在芯片中进行，提高了电路性能，降低了
从 IP 开始，学习数字逻辑：FIFO 篇（上）
学生期间，做的设计比较小或者偏向 demo 类型，那么 ip 核是会占据设计的很大一部分。但使用 ip 核本身对学习者来说就很有意义。通过 ip 的使用，会了解一个工程如何组织，如何阅读手册，如何通过仿真结果优化修改自己的设计。本系列就会通过使用一系列的基础 ip，讨论如何组织工程，阅读手册，编写基础的粘合逻辑，testbench 以及功能仿真。 使用 ip 对于数字逻辑方面的工
漫谈PCIe——BAR是什么
前言 对于主机而言，FPGA-PCIe 设备通过其 BAR（Base Address Register）被识别和访问。主机必须通过读写 BAR 所映射的地址空间，才能与 FPGA-PCIe 正确通信。这相当于将 FPGA-PCIe 内部的地址区域映射到主机的内存空间中，主机通过访问这段内存来完成数据收发。 readl(dif->bar0_mapped_addr + (offset<&l
FPGA问答系列--FPGA中Bank和Clock Region之前有什么关系？
前言：从今天开始，我们会定期整理FPGA交流群（包括其他FPGA博主的群）里面有价值的问题，并汇总成文章，如果问题多的话就每周整理一期，如果问题少就每两周整理一期，一方面是希望能帮到不经常看群消息的小伙伴，另一方面也算是我们的技术积累。 Q：FPGA中的Bank和Clock Region有什么关系？ A：这应该是很多FPGA工程师都很困惑或者没有认真相关的一个问题，首先来看Clock Region
基于FPGA的VGA静态图片显示
之前学习了半年的图像处理，所以计划将自己学过的几个图像处理的基础算法，做过的设计记录下来，在OpenHW论坛上发表，计划是这样的，用VGA做显示，使用PC端上位机通过串口发送一幅图片数据到FPGA开发板，FPGA接收数据并做处理最终发送给VGA显示屏显示，计划要写的算法有彩色图像转灰度、均值/中值滤波、Sobel边缘检测等。那么现在这是第一篇，先来写VGA显示的驱动、以及将一幅图片显示到VGA显示
科学名人演讲录|朱棣文2009哈佛毕业典礼演讲
朱棣文简介： 朱棣文（Steven Chu，1948年2月28日－），**美国物理学家，生于美国圣路易斯；华人血统，祖籍中国江苏太仓，曾获得诺贝尔物理学奖（1997年）。曾现任美国能源部部长。1970年，获罗彻斯特大学数学学士和物理学学士。1976年，获加州大学伯克利分校物理学博士。1987年，任斯坦福大学物理学教授，是该校第一位华裔教授。1993年，当选美国国家科学院院士。1997年，获诺贝尔物
IC技术圈期刊 2020年 第五期
本期文章目录 ZYNQ | 学习路线 ZYNQ 点击阅读 ZYNQ 关于Timing Exception Design #约束 点击阅读 码农的假期 Verilog有什么奇技淫巧？ Verilog #ASIC 点击阅读 硅农 基于CORDIC的加减乘除及三角函数实现 CORDIC 点击阅读 探究FPGA 读书笔记 | Design Rot -1 IC设计 点击阅读 icsoc 构建ic知识体系
时序电路为什么综合成了latch
有群友提问，下面的代码为什么在DC里可以综合成DFF，而在FPGA上却综合成了latch。 always@(posedge clk, negedge rstn, negedge setn) if(!rstn) a <= 1'b0; else if(!setn) a <= 1'b1; else a <= a; 我们可以看到这段代码有两个特别之处： 同时有异
FPGA漫谈PCI-E：TLP包
前言 本系列不会从零讲PCIe，也不会照搬规范条款，标准文档已经够厚，这里更像是一份工程师视角下的PCIe手边笔记 ， 以更简洁的方式记录PCIe的关键点。 TLP包 由于PCIe-DMA的实现始终在事务层通过TLP包完成，因此深入理解TLP包的构成至关重要。 TLP包所在位置 在PCIe协议的传输层中，TLP包的结构相较于链路层与物理层的报文而言，最为简单清晰。 TLP的结构 TLP的结构
基于FPGA的均值滤波算法的实现
前面实现了基于FPGA的彩色图像转灰度处理，减小了图像的体积，但是其中还是存在许多噪声，会影响图像的边缘检测，所以这一篇就要消除这些噪声，基于灰度图像进行图像的滤波处理，为图像的边缘检测做好夯实基础。 椒盐噪声（salt & pepper noise）是数字图像的一个常见噪声，所谓椒盐，椒就是黑，盐就是白，椒盐噪声就是在图像上随机出现黑色白色的像素。椒盐噪声是一种因为信号脉冲强度引
quartus 如何实现IP核的参数化调用
在进行编码时，我们时常会使用到乘法器，除法器，等较复杂功能模块，为此fpga vendor设计定制了IP核，用户通过调用IP核来实现所需功能，耗费资源少且利于时序收敛。我们在日常verilog编码过程期望通过参数化的方式调用IP核。例如IP的位宽，时延，部分关键特性期望可以通过参数调用的方式实现，而不是通过打开GUI界面通过手动选择的方式实现。其实实现方式很简单。首先通过手动打开quart
睿擎平台 FPGA 高速通信：DSMC 总线读写实战
在工业控制和数据采集场景中，处理器与 FPGA 之间的高速数据交换是一个常见需求。传统方案通常采用 SPI（速度受限，一般 < 10Mbps）或 PCIE（带宽高但引脚多、设计复杂）。有没有一种方案，既能达到 几十 MB/s 的带宽，又只需要少量引脚，设计简单？ 今天分享一个基于 睿擎派 RC3506 的方案——利用 RK3506 芯片内置的 DSMC（Double Data Rate Se
高云半导体车规家庭又增新成员，22nm GW5AT-LV60UG225A0成功通过AEC-Q100认证
颁证仪式 近日，高云半导体基于 22nm 先进工艺平台打造的车规级 FPGA 产品——GW5AT-LV60UG225A0，成功通过国际公认的汽车电子可靠性标准 AEC-Q100 Grade 1认证。这标志着高云半导体在汽车电子领域取得了又一里程碑式的突破，为此，高云半导体与长期合作伙伴——国内领先的第三方验证分析服务机构苏试宜特共同举行了庆贺仪式暨战略合作研讨会。 苏试宜特可靠度工程部部长蔡甦谷向
高云半导体荣获“2025电子元器件行业优秀汽车电子芯片国产品牌企业”大奖
获奖 近日，备受行业瞩目的“2025年度华强电子网优质供应商&电子元器件行业优秀国产品牌”评选结果正式揭晓。广东高云半导体科技股份有限公司（以下简称“高云半导体”）凭借其在车规级芯片领域的技术创新与市场突破，成功斩获“2025电子元器件行业优秀汽车电子芯片国产品牌企业奖”。 此次获奖的核心产品——GW5AT-LV138UG324AA0高性能车规级FPGA，代表了国产大容量车规芯片的里程碑式