HKMG 金属栅极解析 —— 从 22/14nm TEM 切片看懂工艺
32nm 以下制程遭遇多晶硅栅与 SiO₂介质物理瓶颈，HKMG 高 k 金属栅成为核心方案。Gate-First 与 Gate-Last 两条路线各有取舍，多层金属栅堆叠设计持续迭代，贯穿 FinFET 直至 GAA 工艺。 当制程迈入 32nm 以下，传统多晶硅栅 + 二氧化硅栅介质彻底走到物理极限：超薄 SiO₂带来量子隧穿漏电、多晶硅耗尽效应大幅削弱驱动电流。 HKMG（高 k 介质 +
标签专题 · 共 2 篇文章
# HKMG
关于「HKMG」的技术文章、设计资料与工程师讨论，持续更新。
2
篇文章
7
人关注
133
次浏览
存储芯片：从DRAM制程微缩到NAND层数堆叠
本文将介绍存储芯片领域的DRAM和NAND Flash路线。 在存储芯片领域，DRAM和NAND Flash走着两条截然不同的技术演进路线——DRAM在不断缩小线宽，NAND在不停增加层数。图片展示的正是这种并行推进的“双轨制”创新。 DRAM Flash DRAM这边，看的是制程节点。 图片中标注的1α和1β是三星的DRAM制程世代代号，类似于逻辑芯片的“纳米节点”。1α是当时业界最先进的量产