AMD 在上一代产品中未部署 Turin-X 处理器，使得 3D V-Cache 技术在 2023 年 Genoa-X 发布后离开数据中心四年。明年下半年，3D V-Cache 将随 Venice-X 回归并面向 HPC，其核心数与 L3 缓存容量与 EPYC 9684X（Genoa-X）相同，均为 96 核和 1,152 MB，但频率大幅提升，支持 PCIe 6.0，单插槽内存带宽接近四倍。
继 2022 年通过 Milan-X 首次将混合键合引入 EPYC 处理器后，AMD 在一年多后推出了 Genoa-X。Turin 一代发布并退市时并未配备堆叠 SRAM 的芯片，如今 Venice-X 再次带回这项技术。此次关键变化并不像标准 SP7 产品线那样来自核心数及缓存的大幅增加，而是最高 5.3 GHz 的加速频率；这也是 Venice 系列的重要支柱之一，对 Venice-X 面向的 HPC 工作负载尤其有利。
AMD EPYC-X 芯片规格方面，EPYC 7773X 属于 Milan-X，为 64 核 / 128 线程，基础 / 加速频率 2.2 / 3.5 GHz，L3 缓存 768 MB，TDP 280 W；EPYC 9684X 属于 Genoa-X，为 96 核 / 192 线程，基础 / 加速频率 2.55 / 3.7 GHz，L3 缓存 1,152 MB，TDP 400 W；EPYC 9006X（SKU 未公开）属于 Venice-X，为 96 核 / 192 线程，基础频率未知、加速频率 5.3 GHz，L3 缓存 1,152 MB，TDP 未知（预计为 400 至 600 W）。
从此前几代顶级 EPYC-X 芯片来看，X 系列的加速频率明显更低，而各系列标准芯片可提供更高频率。Milan 最高可达 4.1 GHz，Genoa 最高可达 4.4 GHz，只是这些频率并未出现在 EPYC-X 芯片上。Venice-X 将整个产品线可用的最高 5.3 GHz 加速频率带入其中，为 HPC 工作负载结合高频率与大容量键合 L3 缓存。
Venice-X 仍有部分细节尚未公布，包括基础频率、产品系列中包含多少 SKU 及其规格，以及 TDP；不过 AMD 其他 Venice CPU 可选的 400 至 600 W 范围可能适用。这些芯片似乎采用 SP7 插槽，并延续此前 EPYC-X 芯片的做法。
该平台提供 96 条 PCIe 6.0 通道；面向企业的较小规格 SP8 平台则以减少内存通道换取 PCIe 通道。Venice-X 采用 SP7 可用的完整 16 通道内存配置，并支持 12,800 MT/s 的 MRDIMM，可实现 AMD 所标的 1.6 TB/s 单插槽内存带宽。
AMD 表示，对于 HPC 工作负载而言，Venice-X 的关键组合是高频率与大容量堆叠缓存。AMD 目前在自身 HPC 集群中同时保有 3D V-Cache 和高频 EPYC 芯片，用于运行内部 EDA 工作负载。AMD 院士 Phil Steinke 表示，公司会对这些工作负载进行性能分析，以表征性能、优化 EPYC 设计，并推动合作伙伴优化软件。
Steinke 表示，在 HPC 集群中，占用算力最多的工作负载是功能验证，超过 AMD 已使用算力的一半。这类工作负载是逻辑仿真，会出现在楷登 Xcelium 等工具中；EPYC 团队正在“24×7×365”地运行这些工作负载。
一个此类工作负载示例使用 AMD uProf 监控工具测量 IPC。AMD 表示，借助 3D V-Cache，该工作负载完成速度提升 40%，每时钟指令数约为两倍。AMD 未说明比较的是哪两款芯片，也未说明使用的是哪款应用，但对比对象分别是配备 3D V-Cache 与未配备 3D V-Cache 的 EPYC 集群。
Steinke 表示，借助 Venice-X，AMD 现在可以转向单一芯片方案，在功能验证等工作负载中保留缓存优势，同时带动对频率更敏感的 EDA 工作负载。“我提到我们的数据中心里同时有高频和 3D V-Cache CPU，这是因为在 Milan 和 Genoa 阶段，高频部件在频率上总会更高一些，”Steinke 说，“使用 Venice-X 后就不会再有这种取舍。你可以在单个 CPU 中兼得两者，这也是我们非常期待将其用于自身业务的原因。”
AMD 尚未公布 Venice-X 的基准测试成绩，但提供了一些更具体的 HPC 基准，比较高频 EPYC 9686F 与英特尔至强 6980P 在计算流体力学等若干 HPC 工作负载中的表现。AMD 的测试显示，9686F 在核心数少 32 个的情况下，速度仍快 1.6 倍。
此前曾有测试机会，将 EPYC 9686F 与高密度 EPYC 9996 一并测试。事实证明，EPYC 9686F 在部分 HPC 工作负载中的表现确实十分突出。
测试仅能进行双路配置；从单颗至强 6980P 的结果也可看出，CloverLeaf 对延迟较为敏感。即便如此，双路 EPYC 9686F 完成这一复杂流体力学仿真的耗时仍约为单颗至强 6980P 的三分之一。
AMD 表示，目前正使用 MEXT 技术扩充可用于 EDA 工作负载的内存容量；这是一项 AI 驱动、以闪存充当 DRAM 的技术。Steinke 表示，在部署 Venice-X 后，公司将继续使用 MEXT。
Venice-X CPU 将于 2027 年下半年发布，SP7 和 SP8 的 Venice CPU 目前已经开始推出。AMD 的 Verano 也将在明年下半年推出，该方案被定位为利用 SOCAMM2 LPDDR5X 内存的 AI 主机节点。
来源: 海外媒体
登录后即可参与技术讨论与同行交流
免费注册