Altera发布Agilex 27 FPGA与SoC：1760万逻辑单元、PCIe 7.0

2026-11-05 11:51 本站编辑部来源：海外媒体

2 阅读参与讨论

核心导读 Altera发布Agilex 27 FPGA与SoC系列，面向AI基础设施、高速网络、6G与卫星通信及航空航天国防。系列含14款型号，最高1760万逻辑单元，SoC集成Arm Cortex-A720/A520，支持256Gbps SerDes

据海外媒体报道，Altera 推出 Agilex 27 FPGA 和 SoC 系列，面向 AI 基础设施、高速网络、6G 与卫星通信，以及航空航天与国防应用。该系列包括 14 款器件型号，每款均可提供纯 FPGA 器件，或集成 Arm 处理器的 FPGA SoC。

新器件基于 Altera 第三代 HyperFlex 架构，公司称其每瓦性能较上一代 Agilex 7 FPGA 提升 1.8 倍。其他特性包括最高 1760 万个逻辑元件、第二代 AI Tensor DSP 模块、SoC FPGA 型号中的 Arm Cortex-A720/A520 处理器子系统、256 Gbps 收发器、PCIe 7.0、1.6TbE 以太网，以及 LPDDR6 存储器支持。

Altera Agilex 27 FPGA 和 SoC 系列规格：

FPGA 架构为第三代 HyperFlex 架构，配备增强型自适应逻辑模块（ALM）。逻辑元件为 86.6 万至 1760 万个，ALM 为 274,190 至 5,683,872 个。与上一代 Agilex 7 相比，每瓦性能最高可提升 1.8 倍。

处理器（仅 SoC 型号）为 Armv9.2 硬核处理器系统（HPS），配备双 Arm Cortex-A720 内核和双 Cortex-A520 内核，CPU 频率最高 2.3 GHz，并提供 2MB 共享 L3 缓存以及带 ECC 的 512KB 片上 RAM。

AI 和 DSP 加速包括 1,096 至 21,048 个第二代 AI Tensor DSP 模块，INT8 性能最高 1,211 TOPS，支持 INT8/9/16/32、BFLOAT16、FP16/32、TF32 和复数运算，并支持定点、浮点、张量和向量处理模式。

存储器方面，FPGA 提供 40Mb 至 822Mb M20K 存储器、63Mb 至 1,096Mb M80K 存储器，以及 8Mb 至 158Mb MLAB 分布式存储器。外部存储器支持 DDR5、LPDDR4、LPDDR5/5X 和 LPDDR6，配备 3 至 18 个支持内联存储器加密（IME）的硬核存储器控制器，外部存储器带宽最高 9.84 Tbps。M 系列器件还提供封装内存储器选项。存储接口包括 SD/eMMC。

显示支持基于 MIPI D-PHY 的显示连接，并支持 LVDS。摄像头支持 MIPI C-PHY 2.1 和 D-PHY 3.0，每通道最高 4.5 Gbps，用于高速摄像头和图像传感器连接。

网络方面，最高支持 10 个 800GbE 或 4 个 1.6TbE，并配备硬化 MAC、PCS 和 FEC；支持硬件 MACsec；SoC 型号提供 3 个 TSN 以太网 MAC。

扩展接口包括 PCIe 6.0 x8（部分器件最多 2 个实例），以及 PCIe 7.0 x8/PCIe 6.0 x16（部分器件最多 6 个实例），支持根端口（RP）、端点（EP）、拆分和完整性与数据加密（IDE）。器件还提供带 GPIO 的高速和中速 I/O 组。

高速收发器最多包括 32 个 256 Gbps GT SerDes 收发器、最多 176 个 128 Gbps GX SerDes 收发器，以及最高 32 Gbps 的 GS SerDes 收发器；支持 NRZ 和 PAM4 信令，并提供用于芯粒互联的 UCIe 接口。

USB 支持 USB 3.1 Gen 2（10 Gbps）和 USB 2.0 OTG。串行接口包括 I2C、I3C、SPI、OSPI 和 UART。其他功能包括 DMA 控制器、定时器和看门狗，以及 GPIO。

安全方面包括带硬件信任根、安全启动和器件认证的安全器件管理器（SDM），支持符合 CNSA 2.0 的后量子密码（PQC），并提供受保护密钥存储和物理防篡改保护。器件还支持 AES/SM4 加密、MACsec、PCIe IDE 和内联存储器加密，并提供可认证至 FIPS 140-3 Level 2 的选项。封装为 27×27 mm 至 65×65 mm 的 BGA 封装。

Arm Cortex-A720 和 Arm Cortex-A520 HPS 框图，以及 Agilex 27 框图。

Agilex 27 系列采用新的 HyperFlow 数据网络，连接 FPGA 逻辑阵列、存储器控制器、Arm 处理器、PCIe 和其他接口。它使用专用数据路径和 DMA 引擎，在不占用 FPGA 逻辑资源的情况下传输数据，从而减少布线拥塞，并为 AI、信号处理和其他任务保留更多可用资源。这些器件还采用第三代 HyperFlex 架构，以提升性能和逻辑利用率，并配备第二代 AI Tensor DSP 模块，支持 AI 和信号处理中使用的整数、浮点、向量和张量运算。

对于机器人和物理 AI 应用，FPGA 可处理传感器同步、图像与信号预处理，以及向外部 CPU 或 GPU 的数据传输。这使时间关键型控制和安全操作能够与 AI 处理负载分离运行。Altera 还提供带封装内存储器的 Agilex 27 M 系列器件，以及通过 UCIe 芯粒集成数据转换器的 Direct RF 系列器件，但这些型号的详细规格尚未公布。

14 款 Agilex 27 SKU：从 A27F008 到 A27F180。

Altera 的 Quartus Prime Pro Edition FPGA 开发软件支持 Agilex 27 系列。最新版本 26.3 还新增 QuartusIQ，这是一款 AI 助手，可帮助进行 FPGA 设计、调试、查找文档，并根据当前项目提出改进建议。它可直接在 Quartus GUI 中使用，也可通过模型上下文协议（MCP）连接外部 AI 工具。

此前曾报道过英特尔 Agilex SoC FPGA 系列，其配备四核 Cortex-A53 处理器和最高 112 Gbps 收发器；以及近期的 Altera Agilex 9 Direct RF 系列 AGRW039 SoC FPGA，其集成 64 Gsps RF 转换器。新的 Agilex 27 系列提升了逻辑容量和收发器速度，同时增加 Arm Cortex-A720/A520 处理、更新的存储器接口和 PCIe 7.0 支持。

公司表示，面向早期访问客户的 Agilex 27 Quartus Prime 设计支持将于 2026 年 11 月中旬提供，工程样品预计 2027 年下半年送样。QuartusIQ 已作为 Quartus Prime Pro Edition 26.3 的一部分提供。价格尚未公布。更多详情可在产品页面和官方公告中查看。

来源: 海外媒体