AMD的EPYC“Venice”处理器是首批采用全新Zen 6架构的产品。过去几周，我们测试了该系列的两款芯片，以了解它们与英伟达Vera的对比情况，并更广泛地探讨在明年预期推出的面向消费者的Olympic Ridge之前，Zen 6架构相较于Zen 5的改变。Zen 5是对AMD著名的Zen核心进行的从头开始的重新设计，而Zen 6则在此基础上，在几乎所有方面进行了扩展。
Zen 6采用台积电的N2P工艺节点，同时在底层架构上进行了重大更改。在核心内部，重新设计的向量引擎将AMD的SIMD性能推向更高水平，现在除了完整的32位精度外，它还原生支持半精度FP16指令。它还在执行引擎中拆分了整数调度器，从而允许核心同时处理更多指令。
在整个芯片裸片上，AMD还进行了其他重大更改。前几代产品的单个IOD（输入/输出裸片）现在被拆分为两个IOD，使SP7平台能够访问16个内存通道（尽管与上一代和SP8平台相比，代价是PCIe 6.0通道数有所减少）。
核心复合芯片（CCD）也得到了升级，这是自Zen 3以来的首次。标准的Zen 6 CCD现在最多可扩展至12个核心，而Zen 6c则封装了32个核心。在Zen 5和5c中，CCD的核心数上限分别为8个和16个。对于Zen 6c CCD，AMD还将每个核心的共享L3缓存容量增加了一倍，由于CCD封装的核心数量翻倍，这实际上使L3缓存相比Zen 5c增加了四倍。
有趣的是，Zen 6既不是对Zen 5的微小优化，也不是彻底的架构重新设计。退一步看，AMD似乎将其能接触到的所有调节旋钮都推到了最高水平，这一点在性能表现上得到了印证。
256核心的EPYC 9996在双路（2P）配置中提供1024个线程，在SPEC CPU 2026的intrate吞吐量测试中，比我们测试的768线程双路EPYC 9965服务器领先93%。频率优化的EPYC 9686F在其他方面表现出色，特别是在科学计算和高性能计算（HPC）工作负载中，它作为AMD对抗Vera的竞品，至少在明年AMD推出基于LPDDR的Verano平台之前是如此。
AMD表示，它认为Venice在根本上领先竞争对手一代，如果不是有数据支撑，这只是一句空话。英特尔的Granite Rapids-AP很少被提及，尽管英伟达Vera保持了一定的竞争优势，但Venice通常处于领先地位——有时甚至领先数个数量级。
英特尔的Diamond Rapids计划于明年推出，这应该有助于平衡竞争态势。但AMD通过Venice设定了一个极高的标准，随着明年Venice-X和Verano的推出，AMD可能会在某些工作负载中将这一标准提得更高。
这里有很多内容需要探讨。我们对Zen 6微架构进行了全面深入的解析，更广泛地介绍了芯片本身、AMD这一代推出的平台，当然还有涵盖从Python性能到HPC等各个方面的100多项基准测试。
AMD Zen 6微架构解析
Zen 6的亮点是在企业、云和AI工作负载中，IPC（每时钟周期指令数）较Zen 5平均提升了27%。这款新微架构的首发重点在于数据中心，因此不应将这27%的IPC提升视为广泛适用于所有工作负载。此外，AMD是通过比较固定频率的Zen 5与16核心的Zen 6c得出这一数字的。正如我们将在下一节中详细介绍的，一个Zen 6c CCD可以轻松容纳16个Zen 6c核心且绰绰有余，而16个Zen 5核心则分布在两个CCD中。
计算裸片采用台积电的N2P工艺节点制造，这是N2的优化版本，性能提升了5%。与N3E（Zen 5采用N4P）相比，N2P在同功耗下速度提升18%，或在同速度下功耗降低36%。在工艺对比方面，台积电N2P相比N3E在同功耗下速度提升18%，在同速度下功耗降低36%，密度提升15%。
AMD在2024年年中首次披露Zen 5时，将其描述为从头开始的重新设计，其特点是更宽的执行引擎（每周期可调度和返回八条指令）、更宽的前端为其提供数据、完全支持AVX-512，以及L2和L1缓存之间的带宽翻倍。Zen 6延续了我们在Zen 5上看到的重新设计。它保留了许多相同的特征以及相同的总体拓扑结构，只是在多个方面进行了增强。
在我们进行详细解析时，请记住Zen 6和Zen 6c使用相同的微架构。Zen 6c只是一种空间优化设计，功耗更低，频率更低，并且显然比完整的Zen 6核心占用更少的裸片面积。但是，该公司在核心内部使用了相同的微架构，这与英特尔的E核不同，后者使用了与P核不同的微架构。
从前端的开始，它相比Zen 5基本没有变化，除了一些显著的改进。你获得了相同的双4宽解码管道和8调度，但AMD改进了BPU（分支预测单元）和操作缓存。对于BPU，它拥有64条目的返回地址栈，高于Zen 5的52条目。AMD还将操作缓存大小从Zen 5的6K条目增加回6.75K条目（Zen 4也是6.75K条目的操作缓存）。这个更大的缓存每周期最多可提供18个微指令，高于Zen 5的12个。
AMD为Zen 6拆分了整数调度器（Zen 5使用统一调度器），现在提供更高的容量，拥有96个共享ALU/AGU和48个专用ALU条目，而Zen 5的ALU/AGU分配为88/56。AMD还将通用寄存器扩展至352条目的物理寄存器文件，高于Zen 5的240条目。
向量执行引擎也得到了改进，紧随Zen 5中真正的512位寄存器之后。Zen 6延续了该512位数据路径并增加了一些额外的改进。值得注意的是，该引擎现在支持半精度AVX-512 FP16指令，而在Zen 5的向量执行引擎中这些指令需要进行转换。同样值得注意的是浮点加载/存储带宽。Zen 5支持任意大小的两次加载，而Zen 6支持两次512位加载或四次256位加载。存储带宽保持不变，为一次512位存储或两次256位存储。
Zen 6延续了Zen 5的48KB 12路L1数据缓存以及1MB 16路私有L2缓存。共享L3缓存作为L2的受害者缓存，这与Zen 5的情况相同。然而，与Zen 5相比，AMD增加了在途窗口，拥有80条目的加载队列和128条目的存储队列。
AMD Zen 6与Zen 6c CCD及平台解析
从Zen 5到Zen 6最大的变化可能在于CCD的密度。Zen 6每个CCD最多提供12个核心，高于Zen 5的8个，而Zen 6c最多可扩展至32个，是Zen 5c的两倍。在其他方面，更新后的CCD与Zen 5/5c CCD持平或有所提升。
对于Zen 6，AMD保留了每个核心4MB的L3缓存，将总缓存增加到48MB以适应新的12核心限制。标准Zen 6 CCD的最高频率从Zen 5的5GHz增加到Zen 6的5.3GHz。请记住，这些频率是在Venice的背景下；我们预计消费者级Olympic Ridge会有更高的最大加速频率。
Zen 6c有更多的增强功能。AMD将每个核心的L3缓存从2MB翻倍至4MB，与标准Zen 6 CCD匹配。而且，由于每个核心的L3缓存翻倍且核心数量翻倍，Zen 6c CCD的总L3缓存达到128MB，是Zen 5c CCD的四倍。对于Zen 6c，最高频率也有所提升，从Zen 5c的3.7GHz提高到Zen 6c的4.1GHz。
对于这两者，AMD声称实现了“大核IPC提升”，以及功耗和SMT（同步多线程）效率的改善。我们尚未看到整体的IPC声明，尽管上述数字使Venice在企业、云和AI工作负载中比Turin高出约27%。
在Venice的背景下，AMD可以在一个芯片上容纳多达8个CCD，对于Zen 6c总计达到256个核心，对于常规Zen 6在SP7平台（Venice的初始产品线）上总计达到96个核心。AMD正在从Genoa和Turin CPU可用的SP5插槽过渡到SP7，这是一个稍大的插槽，尺寸为76 x 80毫米（SP5约为72 x 75毫米）。
芯片的拓扑结构在很大程度上与Turin保持一致，除了Venice特有的双IO裸片。两个IOD位于芯片中间，两侧是Zen 6 CCD。第二个IOD使SP7芯片每个插槽能够访问16个通道的内存（每个IOD 8个通道），在1DPC配置中使用MRDIMM时，支持高达12,800 MT/s的速度。使用RDIMM时，AMD支持高达8,000 MT/s。该平台每个插槽支持高达8TB的内存，AMD声称每个插槽的带宽高达1.6 TB/s（使用RDIMM时为1 TB/s）。
IOD上还有硬件信任根，以及AMD的机密计算扩展，包括执行加密、内存完整性和可信I/O。该平台的新增功能是速度高达每通道64 Gbps的PCIe 6.0。单路SP7配置可访问96条PCIe 6.0通道，而双路平台最多可达128条。每种配置还附带“额外”的PCIe 4.0通道，单路配置为8条，双路配置为16条。
两个64G SerDes接口将PCIe通道引入IOD，其中一个用于在双路配置中连接芯片。该第二接口仍可选择处理额外的12条PCIe 6.0通道，从而得出双路“最多”128条通道的数字。额外通道通过较小的16G SerDes接口运行。
采用SP8插槽的平台用内存通道换取了PCIe通道。SP8插槽较小，尺寸为62.5 x 80毫米，该平台支持8个内存通道而不是16个，但同样支持高达12,800 MT/s的MRDIMM。在最大支持的传输速率下，MRDIMM的内存带宽降至819 GB/s，RDIMM降至512 GB/s。
然而，SP8芯片每个IOD可访问64条PCIe 6.0通道，在一个插槽中总计128条通道（加上额外的8条PCIe 4.0通道）。与SP7一样，其中一些通道在双路配置中是共享的，在双路SP8服务器中总数降至192条PCIe 6.0通道，外加16条PCIe 4.0通道。两个平台均支持CXL 3.1。
AMD还为其即将推出的Verano系列提供了平台解析，该系列在基于LPDDR5X的平台上使用Zen 6微架构，并利用可更换的SOCAMM2 DIMM。
Zen 6 Venice处理器中的UPP、UBPS和FAST
阅读全文，请访问：https://www.tomshardware.com/pc-components/cpus/amd-zen-6-epyc-venice-deep-dive-and-benchmarking-dual-epyc-9996-with-1-024-threads-delivers-up-to-93-percent-performance-gain-gen-on-gen-9686f-outclasses-nvidias-vera
来源: 海外媒体
登录后即可参与技术讨论与同行交流
免费注册