RK3568+紫光同创Logos2 FPGA：国产嵌入式开发板详解
国产芯片的崛起与创新组合RK3568：强大性能的核心引擎紫光同创PG2L50H灵活定制的硬件利器强强联合 聚势而生RK3568+紫光同创PG2L50HRK3568与紫光同创PG2L50H相结合，二者的优势得到充分的互补与放大。一方面，RK3568 强大的通用计算能力和丰富的软件生态，能够运行复杂的操作系统和应用程序，实
半导体产业
0人已关注纳米网半导体产业频道 — 提供半导体产业领域最新资讯、技术文章和行业动态。
半导体产业技术
FPGA详解：可编程门阵列的基本结构与应用
第1节 什么是 FPGA FPGA 的全称为 Field-Programmable Gate Array，即现场可编程门阵列。 FPGA 是在 PAL、 GAL、 CPLD 等可编程器件的基础上进一步发展的产物， 是作为专用集成电路（ ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原
FPGA大神用VD100实现图像处理：详解LVDS与Vivado配置
本篇文章来自 FPGA 大神、Ardiuvo & Hackster.IO 知名博主 Adam Taylor。在这里感谢 Adam Taylor 对 ALINX 产品的关注与测试。为了让文章更易阅读，我们在原文的基础上作了一些灵活的调整，包括对一些专业名词进行了补充解释，便于初学者快速理解。原文链接已贴在文章
京微齐力P2 FPGA：pSRAM读写效率详解
来源：老刘记事儿 最近有客户反映国产FPGA京微齐力P2器件内部合封的pSRAM控制器读写效率很高，能达80%以上，而且合封了4片8bit位宽pSRAM芯片，按250MHz主频DDR双沿读写算下来80%效率能跑出12.8Gbps的极限带宽，即使考虑工程布局布线的限制影响因素，按210MHz主频也应能跑出10.5
RK3576J与FPGA并口通信：DSMC/FlexBus技术详解
在工业通信领域，技术革新与突破始终是推动行业发展的核心动力。今天，为大家带来基于DSMC/FlexBus并口的RK3576J与FPGA通信方案，核心板国产化率高达100%，为工控场景带来高效、稳定的通信新体验。下面一起来看看！ 开发环境与测试数据 本文主要介绍RK3576J与FPGA的通信案例，适用开发环境如下：
FPGA AM调制系统设计：NCO与LPM_MULT应用详解
摘要：本系统由FPGA、串口屏、DAC模块和AD831组成。FPGA通过调用宏功能模块NCO，按照输入时钟50MHz，产生相应频率正弦信号输出，共产生两路，一路为调制信号，另一路为载波信号。根据AM调制的原理，调用宏功能模块LPM_MULT将调制信号和载波信号的数值相乘，得到AM调制信号，并能够对调制度进行调节。并
PolarFire Core FPGA和SoC：成本降低30%的新选择
PolarFireCore器件价格降低30%，同时保留了经典PolarFire系列市场领先的能效、安全性和可靠性 当前市场中，物料清单（BOM）成本持续攀升，开发者需在性能和预算间实现优化。鉴于中端FPGA市场很大一部分无需集成串行收发器，Microchip Technology Inc.（微芯科技公司）正式发
STM32对FPGA内存映射详解：大型嵌入式项目高效架构
“之前的文章嵌入式基础构架 from andrew@labs介绍了大型嵌入式项目的构架，本文将深入介绍 MCU 到 FPGA 的内存映射方案。” 首先回顾，我为未来多数大型嵌入式项目规划的架构是：使用较大规模（AMD Xilinx Kintex-7 或 Artix/Kintex UltraScale+）F
FPGA 4选1时钟选择：易灵思Ti60F225详解
在trion要实现一个4选1时钟复用或许比较麻烦。但是在钛鑫上已经给出了解决方案。这里以Ti60F225为例来介绍如何实现下面的4选择1时钟选择功能。 在FPGA的top,bottom,right和left各有8个clkmux,分别是Mux 0 ~ Mux 7。 每个MUX的时钟来源包括GPIO,LV
安路科技首届国产FPGA教育大会：推动产学研深度融合
近年来，在政策驱动、国产化等趋势下，国内对FPGA相关人才的需求激增，培养出具备创新思维、坚实的理论基础与实践能力的人才是当前行业发展的重要目标之一。 作为国产FPGA的创新者，安路科技始终重视高端人才的培养和本土化，积极投身大学计划，不断加强与高校的紧密合作，助力产学研融合，持续推动FPGA领域人才培养，赋能
FPGA调试：VIO/ILA在Vivado中的应用详解
在Vivado中，VIO（Virtual Input/Output）是一种用于调试和测试FPGA设计的IP核，它允许设计者通过JTAG接口实时读取和写入FPGA内部的寄存器，从而检查设计的运行状态并修改其行为。VIO IP核提供了一个简单易用的接口，使得用户可以轻松地与FPGA内部寄存器进行交互。 在Vivad
罗彻斯特电子与Lattice合作：提供长生命周期FPGA支持
确保对长生命周期应用的持续供货支持 罗彻斯特电子与Lattice达成合作，向全球客户供应精选的Lattice现场可编程门阵列产品（FPGA）。 Lattice作为全球领先的可编程逻辑解决方案供应商之一，其FPGA技术广泛应用于通信、计算机、工业、汽车以及消费电子等多个领域。罗彻斯特电子与Lattice合作，
AMD第二代Versal AI Edge和Prime系列：嵌入式系统单芯片智能新突破
作者：Ryan Koehn AMD Versal 自适应 SoC 高级产品线经理 去年，我们推出了 AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列，这两款产品是对 Versal 产品组合的扩展，可为嵌入式系统实现单芯片智能。相较于目前量产的 AMD 自适应 SoC
京微齐力国产FPGA芯片：22nm工艺突破与市场应用
集成电路是信息社会的基石，我们长期被美国卡脖子，而FPGA芯片，是集成电路产业“皇冠上的明珠”。国内有这么一批人，一直在为国产FPGA发展锲而不舍地坚持，为打破美国企业的垄断孜孜不倦地奋斗，京微齐力创始人兼CEO王海力博士就是其中之一。 京微齐力是国内较早进入自主研发、规模生产、批量销售通用FPGA及新一代异构
树莓派Pico + Cyclone 10 FPGA：最新PCB设计与测试详解
“在本文中，我将向大家展示一个结合了树莓派Pico (RP2040) 与 Cyclone 10 FPGA 的PCB设计项目。我将解释项目中的一些设计决策，如何准备生产所需的文件，以及如何在本次项目的赞助商NextPCB完成PCBA下单。此外，我们还将用 C 语言和 Verilog 硬件描述语言（HD
FPGA与高速ADC接口详解：JESD204B标准及应用
引言：本文介绍FPGA与高速ADC接口方式和标准以及JESD204与FPGA高速串行接口。 1. 高速ADC与处理器互联需要权衡的因素 如图1所示，ADC模数转换器可以与微控制器、DSP、FPGA以及ASIC均可以实现互联，在进行选择时，需要考虑以下因素：设计要求的信号处理和转换器性能、开发成本、IO接口速
高云GW5AT-LV60开发套件：LVDS屏显示与Camera详解
实现将SC130GS采集的黑白图像数据缓存进DDR3，并以1024*600@60的视频时序输出到LVDS 屏幕显示。其中，DDR3工作频率为600MHz，SC130GS输入的图像数据大小为1280*1024，帧率为 60帧，数据格式为RAW10。 底板提供了一个LVDS显示接口，采用40P 0.5mm间距的
Altera FPGA与ADS4249及DAC3482的DDR LVDS接口设计详解
引言：本文以TI的ADS4249（ADC）和DAC3482（DAC）之间的接口为例，介绍Altera FPGA与ADC/DAC之间的DDR LVDS接口设计以及时序约束详细设计。本文介绍的实例可方便扩展到具有类似接口格式的其他高速数据转换器设计。 1.概述 ADS4249是一款双通道、14位、250MSPS
PLL技术详解：FPGA中动态调频与展频功能的应用
No.1引言 随着现代电子系统的不断发展，时钟管理成为影响系统性能、稳定性和电磁兼容性（EMI）的关键因素之一。在FPGA设计中，PLL因其高精度、灵活性和可编程性而得到广泛应用，本文将深入探讨PLL技术在FPGA中的动态调频与展频功能应用。 No.2PLL技术基础 PLL（Phase-Locked L
FPGA在边缘AI中的应用：低时延与低功耗解决方案
AI 正在向边缘迁移 从聊天机器人、内容生成到高级数据分析，AI 已无处不在。过去，大多数 AI 处理都在云端完成。然而，随着模型功能日益强大以及对实时洞察的需求持续增长，AI 正在向边缘转移。智能摄像头和传感器中的卷积神经网络 (CNN) 已印证这一趋势。 但面对大语言模型 (LLM) 等新一代 AI 技术，