智多晶FPGA新品发布：2025年国产替代技术解析
近日，“2025智多晶FPGA技术研讨会”在武汉成功举办。本次交流会以“智绘新篇 晶质领航”为主题，智多晶专业技术团队在会上揭晓了公司匠心打造的多款FPGA芯片新产品、多项新应用方案。 会议期间，数十名专业观众同智多晶专业技术团队进行深度交流与讨论，不断激发和碰撞出新的火花。而在Demo展台周围，参观的人流更是
半导体产业
0人已关注深度追踪全球与中国本土半导体产业进展，涵盖EUV光刻、先进制程、CoWoS封测、存储芯片价格走势及本土Fabless企业新品发布与业绩深度解读。 近期收录：《智多晶FPGA新品发布：2025年国产替代技》、《Altera FPGA PIO IP：Bid》等共 703 篇专业内容。
半导体产业技术与资讯列表
Altera FPGA PIO IP：Bidir与Inout区别详解
PIO IP是FPGA 设计中比较简单常用的IP， 当设置PIO IP的Direction的时候，可以看到有如下4个选项： Input代表这组IO是输入引脚，Output代表这组IO是输出引脚，这些很好理解，但Bidir和InOut都表示双向的意思，它们有什么区别吗？ 参考28.4.1.2. Dire
AMD UltraScale FPGA：异步与同步模式详解
本文作者：AMD 工程师 Sandy Macnamara 本文讲述了AMD UltraScale /UltraScale+ FPGA 原生模式下，异步模式与同步模式的对比及其对时钟设置的影响。 在 UltraScale/UltraScale+ 中引入了 RXTX_BITSLICE。该原语用于捕获和接收 XP
FPGA电机控制：Verilog实现带编码器的双电机系统详解
借助Verilog，在FPGA中实现了带编码器的两台电机的电机控制系统的RTL级设计。 介绍 借助硬件描述语言 (HDL) Verilog 和 AMD Vivado 设计套件，在 AMD Spartan-7 FPGA 中实现带编码器的两个电机的控制器系统的 RTL 设计。 在这个项目中，使用了搭载
DE1-SOC开发板实现Chirikov标准映射求解器：加密解密方案详解
引言 今天继续常春藤名校之一——康奈尔大学的FPGA课程ECE 5760典型案例分享：基于DE1-SOC开发板的Chirikov标准映射求解器。 1. 项目概述 项目说明 该项目是在友晶DE1-SOC开发板实现Chirikov标准映射的求解器，并将其应用于图像加密和解密的概念验证。 2. Chi
2025欧洲FPGA大会：瑞苏盈科分享VUnit验证框架与开源FPGA标准库
2025年7月1日至3日，欧洲 FPGA大会在德国慕尼黑盛大举行。作为FPGA领域的年度盛会，此次大会吸引了来自全球各地的企业、专家与学者，共同探讨FPGA技术的前沿趋势与应用创新。我们有幸参与其中，收获颇丰。欧洲FPGA大会概况欧洲FPGA大会已成为欧洲地区可编程逻辑器件领域的权威专业会议。今年的大会在慕尼黑的NH慕
FPGA加速Gzip压缩算法：技术详解与性能提升
第一部分 设计概述 /Design Introduction 1.1设计目的 本设计中，计划实现对文件的压缩及解压，同时优化压缩中所涉及的信号处理和计算密集型功能，实现对其的加速处理。本设计的最终目标是证明在充分并行化的硬件体系结构 FPGA 上实现该算法时，可以大大提高该算法的速度。我们将首先使用C
FPGA上SSD目标检测算法设计：基于PYNQ平台的高效实现
第一部分 设计概述 /Design Introduction 1.1设计目的与应用 随着人工智能的发展，神经网络正被逐步应用于智能安防、自动驾驶、医疗等各行各业。目标识别作为人工智能的一项重要应用也拥有着巨大的前景，随着深度学习的普及和框架的成熟，卷积神经网络模型的识别精度越来越高。有名的LeNet-
FPGA LMS算法自适应滤波器设计详解
第一部分 设计概述 自适应滤波是近几十年发展起来的信号处理理论的的新分支。随着人们在该领域研究的不断深入，自适应处理的理论和技术日趋完善，其应用领域也越来越广泛。自适应滤波在通信、控制、语言分析和综合、地震信号处理、雷达和声呐波束形成，以及医学诊断等诸多科学领域均有着广泛的应用，也正是这些应用又反过来推动了自
Agilex 5 FPGA：高性能与低功耗的嵌入式解决方案
如何为您的应用选择更理想的 DRAM？ 对于嵌入式系统工程师而言，选择合适的 DRAM 至关重要，需综合考虑带宽、时延与功耗限制。在近期发布的白皮书中，我们详细比较了主要的内存类型（包括 DDR4、DDR5、LPDDR4 和 LPDDR5），并针对视频处理和 AI 推理等高吞吐量应用提供了实用的选择建议。
FPGA TJ375 PLL动态配置详解：最新技术解析
TJ375已经支持PLL的动态配置。打开PLL在Advance Settings中的Dynamic Reconfiguration中勾选Enable就可以了。最大可以支持85组配置参数。动态配置框图如下： （1）在interface中打开动态配置功能 使用PLL动态配置功能需要打开PLL的reset和
Icepi Zero：Raspberry Pi Zero尺寸的便携FPGA开发板
“Icepi Zero 是一款 Raspberry Pi Zero 尺寸的便携式 FPGA 开发板，基于 Lattice ECP5。” Made with KiCad 系列将支持新的展示方式。直接将以下链接复制到浏览器中(或点击“阅读原文”)：https://ww
MLX90640热成像与FPGA结合：VGA输出详解
来源：OpenFPGA；;作者：碎碎思 在本文中，我们将介绍如何构建带有VGA输出的低分辨率热成像。该解决方案基于Melexis MLX90640红外阵列、FPGA S7 50开发板(AMD-Xilinx Spartan-7 FPGA，带VGA输出)。 Sparkfun Melexis MLX90640 红
Zynq UltraScale+ ZU7EV BZ10开发板：4K图像处理与AI视觉详解
在边缘智能日益复杂的应用场景中，系统协同能力已成为性能的新衡量维度。 ALINX 近期发布的 BZ10 异构多处理采集计算开发板在这方面的表现十分亮眼。 （ AMD Zynq UltraScale+ ZU7EV 开发平台 BZ10） 一颗芯片，融合多种算力架构 ZU7EV=FPGA+ARM+G
FPGA YOLO算法：高效SMT焊点缺陷检测系统详解
第一部分 设计概述 1.1 设计目的 作为电子产品最重要的组成部分，印刷电路板（PCB）的设计日趋复杂和器件尺寸的缩小，促使对 SMT 可靠性提出了更高的要求。因此对于 SMT 电路板的检测研究具有深刻的现实意义和经济价值。 在 SMT 工艺中，贴片器件焊点的好坏会严重影响 PCB 板的质量。轻则会导致
FPGA外接FT232H配置FIFO实现USB通信回环测试详解
USB英文全称 Universal Serial Bus，即通用串行总线，是一个外部总线标准，用于规范电脑与外部设备的连接和通讯。 FTDI 公司的USB2.0 芯片FT232H 进行USB 通信 FH232H芯片在内部不仅完成了USB 硬件接口差分电平转换，还封装了USB 的相关协议，留出数据交互接口
FPGA与TinyML：易灵思与南京大学暑期课程圆满结束
近日，由国产FPGA领军企业易灵思与南京大学集成电路学院联合举办的“深度学习与硬件加速”暑期课程圆满结课。本次课程为期5天（7月7日至7月11日），面向大三本科生，旨在通过理论与实践结合的方式，帮助学生掌握FPGA硬件加速与TinyML的前沿技术，培养集成电路与人工智能交叉领域的创新人才。 课程亮点：理论与实践
FPGA实现FOC算法：PWM模块设计详解
一.简介 哈喽，大家好，从今天开始正式带领大家从零到一，在FPGA平台上实现FOC算法，整个算法的框架如下图所示，如果大家对算法的原理不是特别清楚的话，可以先去百度上学习一下，本教程着重介绍实现过程，弱化原理的介绍。那么本文将从PWM模块开始进入FOC算法中去。 二. PWM模块设计 我们知道有些
AMD FPGA助力动态数据加密：高效低时延的SAFE系列解决方案
该公司为关键基础架构提供高性能、高成本效益解决方案，确保无缝过渡到量子安全加密 Sitehop 是一家致力于提高网络安全与性能的网络安全技术公司。其 SAFE 系列产品线包括旨在保护关键网络动态数据安全的硬件强制加密和解密系统。这些系统以其超低时延、高带宽和极低功耗而著称。 Sitehop 的技术能以低时延
FPGA通信设计详解：从FFT到频率补偿
1. FFT有什么用? FFT(快速傅里叶变换)是离散傅里叶变换(DFT)的高效实现算法，它的核心作用是快速将信号从时域转换到频域，从而简化信号分析和处理的过程。 自然界的信号(如声音、图像、电磁波等)通常以时域形式存在(即随时间变化的波形)，但很多特性(如频率成分、谐波分布)在频域中更易分析 FFT