微电子所在面向视觉AI芯片的单片三维异质集成技术领域取得进展
后摩尔时代,传统晶体管“几何微缩”进程持续趋缓,已成为制约高性能AI芯片实现经济性与规模化发展的核心瓶颈。以“韬(τ)定律”为代表的集成电路发展新范式应运而生,其通过3D堆叠多功能芯片,实现系统级延迟降低与等效集成密度的大幅提升。在边缘端,信息处理同样面临时延约束、功耗瓶颈与数据访存开销高等多重挑战,因此采用三维集成架构将传感单元、缓存单元与计算单元垂直堆叠于核心逻辑处理单元之上,构建“感存算一体
关于「中国科学院微电子研究所」的技术文章、设计资料与工程师讨论,持续更新。
后摩尔时代,传统晶体管“几何微缩”进程持续趋缓,已成为制约高性能AI芯片实现经济性与规模化发展的核心瓶颈。以“韬(τ)定律”为代表的集成电路发展新范式应运而生,其通过3D堆叠多功能芯片,实现系统级延迟降低与等效集成密度的大幅提升。在边缘端,信息处理同样面临时延约束、功耗瓶颈与数据访存开销高等多重挑战,因此采用三维集成架构将传感单元、缓存单元与计算单元垂直堆叠于核心逻辑处理单元之上,构建“感存算一体
人工智能与高性能计算应用的快速发展,对高容量、高带宽存储的需求急剧增长。高速SRAM受其6T结构限制,难以实现高容量;片外DRAM因访问延迟较高,无法充分满足高带宽需求。在此背景下,基于IGZO的2T0C架构可后道集成于逻辑芯片之上,被视为兼顾高容量与高带宽的有效解决方案。但当前2T0C DRAM的研究局限于平面架构和垂直4F²架构,尚缺乏单步多层的三维集成方案,制约了密度的进一步提升。 针对上述
随着DRAM制程不断微缩,有源区鳍形结构的刻蚀形貌控制成为提升良率的关键瓶颈。产业界普遍观察到wiggling AA效应,即鳍状结构出现非均匀侧壁与弯曲畸变,严重降低电容效率与器件可靠性。然而,其物理根源长期不明,缺乏系统的表征与机理模型,导致刻蚀工艺难以精准调控。 针对上述挑战,中国科学院微电子研究所EDA中心陈睿研究员与先导中心李俊杰正高级工程师、闻静高级工程师、维也纳工业大学Lado Fil
中国科学院微电子研究所(以下简称“微电子所”)成立于1958年,是我国微电子科学技术与集成电路领域的重要研发机构,是集成电路制造技术全国重点实验室的依托单位。在半导体器件与集成电路制造、集成电路设计与应用、集成电路装备等领域展开科研工作,设有集成电路先导工艺研发中心、微电子器件与集成技术研发中心、人工智能芯片与系统研发中心等12个研发单元,具备从原理器件、集成工艺、制造装备到核心芯片开发的全链条、
4月10日上午,中国科学院副秘书长,上海分院分党组书记、院长王华到中国科学院微电子研究所调研指导工作,微电子所所长、党委书记戴博伟,副所长曹立强、李泠陪同调研。 王华实地考察了集成电路先导工艺线、先进封装工艺线,参观了创新成果展,详细了解了微电子所在集成电路关键核心技术攻关、重大科研任务实施及人才队伍建设等方面的进展。 座谈会上,戴博伟汇报了微电子所“十五五”战略规划、重大任务承担情况、重点科技成