SRAM 微缩——从 FinFET 瓶颈到 CFET 垂直堆叠
本文介绍了SRAM 微缩。 过去,SRAM bitcell 的密度提升主要依赖于光刻技术的迭代,即通过持续缩小 contacted poly pitch(CPP)与 metal pitch(MP)来压缩单元面积。 然而,随着工艺节点推进至纳米尺度,短沟道效应、工艺波动及寄生参数等非理想因素显著加剧,单纯依靠几何微缩的成本与复杂度陡增。 在摩尔定律逼近物理极限并遭遇能效墙(power wall)的双
关于「CFET」的技术文章、设计资料与工程师讨论,持续更新。
本文介绍了SRAM 微缩。 过去,SRAM bitcell 的密度提升主要依赖于光刻技术的迭代,即通过持续缩小 contacted poly pitch(CPP)与 metal pitch(MP)来压缩单元面积。 然而,随着工艺节点推进至纳米尺度,短沟道效应、工艺波动及寄生参数等非理想因素显著加剧,单纯依靠几何微缩的成本与复杂度陡增。 在摩尔定律逼近物理极限并遭遇能效墙(power wall)的双
本文主要讲述CFET cells。 在现代半导体技术中,随着工艺节点的不断缩小和对性能、功耗的严格要求,CFET(Complementary FET) 技术逐渐成为一个研究热点。CFET 是基于互补型场效应晶体管(CMOS)技术的创新,采用了垂直集成的结构,有效提高了集成度和性能。为了实现CFET技术的全面应用,前端工艺(FEOL)、后端工艺(BEOL)以及背面互连(Backside Interc