SRAM 微缩——从 FinFET 瓶颈到 CFET 垂直堆叠
本文介绍了SRAM 微缩。 过去，SRAM bitcell 的密度提升主要依赖于光刻技术的迭代，即通过持续缩小 contacted poly pitch（CPP）与 metal pitch（MP）来压缩单元面积。 然而，随着工艺节点推进至纳米尺度，短沟道效应、工艺波动及寄生参数等非理想因素显著加剧，单纯依靠几何微缩的成本与复杂度陡增。 在摩尔定律逼近物理极限并遭遇能效墙（power wall）的双
制造工艺技术专题 · 共 2 篇内容
# CFET
「CFET」是电子工程与制造工艺领域的重要技术专题。纳米网为您深度聚合了 2 篇关于 CFET 的硬件电路设计方案、芯片选型参数对比、产业动态研判与原厂参考资料（最近更新于 2026年08月）。核心收录议题涵盖《SRAM 微缩——从 FinFET 瓶颈到 CFET 垂直堆叠》《CFET cells - FEOL、BEOL 和背面互连的介绍》等实战工程解析。工程师可结合站内芯片选型库与 Datasheet 资料库进行一站式方案验证。
2
篇文章
7
人关注
133
次浏览
CFET cells - FEOL、BEOL 和背面互连的介绍
本文主要讲述CFET cells。 在现代半导体技术中，随着工艺节点的不断缩小和对性能、功耗的严格要求，CFET（Complementary FET） 技术逐渐成为一个研究热点。CFET 是基于互补型场效应晶体管（CMOS）技术的创新，采用了垂直集成的结构，有效提高了集成度和性能。为了实现CFET技术的全面应用，前端工艺（FEOL）、后端工艺（BEOL）以及背面互连（Backside Interc