标签专题 · 共 25 篇文章

# Cadence

关于「Cadence」的技术文章、设计资料与工程师讨论,持续更新。

25
篇文章
76
人关注
1,214
次浏览

火热报名中!线上直播研讨会 | CadenceTECHTALK: Virtuoso ADE Artist IC25.1 Introduction

在 IC25.1 版本中, Virtuoso ADE Artist 基于 Virtuoso ADE Assembler、Virtuoso Variation Option 以及 WiCkeD(WCD)工具的全部功能,提供一个统一的技术访问入口,并融合了全新的高级  AI/ML 功能,极大提升了设计效率,为工程师带来更高效、更智能的设计体验。 本次研讨会将了解学习 IC25.1 Virtuoso A

IIC Shanghai 2026 | 算力浪潮下,Cadence 重塑芯片设计新范式

IIC Shanghai 2026 | 算力浪潮下,Cadence 重塑芯片设计新范式

当前人工智能席卷全球,半导体产业迎来新一轮发展浪潮。与以往依赖制程微缩的发展路径不同,这一轮需要在系统架构、互连技术与数据流动方式等多个层面的全面升级才能满足需求。这使芯片与系统的设计范式正在发生根本性的转变,无论算力规模、数据带宽,还是系统复杂度都远远超出传统设计工具与方法的承载范围。作为半导体产业的基石,EDA/IP 依然是破解当前挑战的关键环节。 在 IIC Shanghai 2026 国际

交大 130 华诞|从校友到产业实践者:Cadence 顾鑫与母校师生共话未来

交大 130 华诞|从校友到产业实践者:Cadence 顾鑫与母校师生共话未来

2026 年 4 月 6 日,在上海交通大学建校 130 周年校友返校日之际,由上海交通大学集成电路学院(信息与电子工程学院)校友会与上海交大集成电路行业校友会联合主办的“XIN 创未来 共谱华章——新一代信息技术下的产业协同和职业发展”行业论坛在思源湖畔顺利举行。 作为上海交通大学 1996 届本科校友,Cadence 全球研发副总裁、三维集成电路设计与分析事业部总经理顾鑫受邀出席论坛,与校地

Cadence里的版图放到ADS里面联合仿真的设置

Cadence里的版图放到ADS里面联合仿真的设置

以前领导给我打电话,说他们做的板子性能达不到预期,怀疑是板上线宽的问题。 虽然我觉得1GHz这个频率,板子的影响应该不至于这么大,但是万一呢?于是,我对领导说,那把PCB发给我,我来仿真一下吧,看看PCB上的线宽是不是有影响。 本来想,就用最原始的方法,把PCB的TOP层和孔的一些信息导出到dxf,然后稍微手工删减一下,再导入ADS,设置个两层板的叠层结构,一仿真,不就完事了。 哪想,拿到PCB以

【Cadence】psp or hbsp仿真设置

【Cadence】psp or hbsp仿真设置

1.算法简介 在Cadence SpectrePF 里 ,psp 即 pss+sp,hbsp 即 hb+sp, 二者都是可以仿真含谐波或周期信号的S参数。与sp的区别在于,psp和hbsp仿真的是大信号S参数,sp仿真得到的是小信号S参数 psp 和 hbsp的设置基本一致,得到的结果也接近,最好不要一起跑(笔者一起跑得到的结果有误)。下面以psp为例进行说明。 2.端口设置 在端口设置上,与s