15亿！创RISC-V领域最大融资纪录
近日，国内RISC-V AI芯片创企奕行智能正式完成15亿元B轮融资，创下国内RISC-V领域最大融资纪录，标志着RISC-V架构在AI高性能计算与数据中心场景的产业价值得到进一步验证。 本轮融资阵容堪称豪华，由北京经开区产业升级基金（亦国投）、北京高精尖产业发展投资基金、北京信息产业发展投资基金、北京人工智能产业投资基金联合领投，和利资本、伯藜创投、赛意产业基金、龙江基金、青檀资本、九坤创投等新
标签专题 · 共 30 篇文章
# Cadence
关于「Cadence」的技术文章、设计资料与工程师讨论，持续更新。
30
篇文章
91
人关注
1,449
次浏览
会议就在明天！线上直播研讨会 | CadenceTECHTALK: Virtuoso ADE Artist IC25.1 Introduction
在 IC25.1 版本中, Virtuoso ADE Artist 基于 Virtuoso ADE Assembler、Virtuoso Variation Option 以及 WiCkeD（WCD）工具的全部功能，提供一个统一的技术访问入口，并融合了全新的高级 AI/ML 功能，极大提升了设计效率，为工程师带来更高效、更智能的设计体验。 本次研讨会将了解学习 IC25.1 Virtuoso A
美光与Cadence Design Systems合作，加速DLEP验证和合规进程
半导体生态系统是一个高度复杂、互相关联的框架，其中包括各种行业、技术和机构，旨在促进半导体器件的设计、制造、分销和应用。设计和知识产权 (IP) 提供商是该框架的组成部分，在经历了各种大幅演变之后，这些提供商已成为当代芯片开发中不可或缺的参与者。 随着上世纪 80 年代电子设计自动化 (EDA) 工具的出现，以及上世纪 90 年代半导体 IP 产业的发展，片上系统 (SoC) 设计越来越依赖于可复
CES 2026 回顾：基于真实可用的 eUSB2V2 系统演示，筑牢信任基石
没有什么比一套真实可用的系统更能建立信任。 这正是我们在拉斯维加斯 CES 2026 展会上展示的核心理念 —— 我们成功演示了业内首创的 3nm eUSB2V2 PHY IP，并与 eUSB2V2 控制器 IP 在完整的端到端系统中协同运行。最终实现了实时、真实场景下的 eUSB2V2 数据通路，传输速率高达 4.8 Gbps，充分展现了这一全新 USB 接口协议的广阔前景。 01 本次演示的重
火热报名中！线上直播研讨会 | CadenceTECHTALK: Virtuoso ADE Artist IC25.1 Introduction
在 IC25.1 版本中, Virtuoso ADE Artist 基于 Virtuoso ADE Assembler、Virtuoso Variation Option 以及 WiCkeD（WCD）工具的全部功能，提供一个统一的技术访问入口，并融合了全新的高级 AI/ML 功能，极大提升了设计效率，为工程师带来更高效、更智能的设计体验。 本次研讨会将了解学习 IC25.1 Virtuoso A
火热报名中！线上直播研讨会 | CadenceTECHTALK: Virtuoso ADE Artist IC25.1 Introduction
在 IC25.1 版本中, Virtuoso ADE Artist 基于 Virtuoso ADE Assembler、Virtuoso Variation Option 以及 WiCkeD（WCD）工具的全部功能，提供一个统一的技术访问入口，并融合了全新的高级 AI/ML 功能，极大提升了设计效率，为工程师带来更高效、更智能的设计体验。 本次研讨会将了解学习 IC25.1 Virtuoso A
IIC Shanghai 2026 | 算力浪潮下，Cadence 重塑芯片设计新范式
当前人工智能席卷全球，半导体产业迎来新一轮发展浪潮。与以往依赖制程微缩的发展路径不同，这一轮需要在系统架构、互连技术与数据流动方式等多个层面的全面升级才能满足需求。这使芯片与系统的设计范式正在发生根本性的转变，无论算力规模、数据带宽，还是系统复杂度都远远超出传统设计工具与方法的承载范围。作为半导体产业的基石，EDA/IP 依然是破解当前挑战的关键环节。 在 IIC Shanghai 2026 国际
交大 130 华诞｜从校友到产业实践者：Cadence 顾鑫与母校师生共话未来
2026 年 4 月 6 日，在上海交通大学建校 130 周年校友返校日之际，由上海交通大学集成电路学院（信息与电子工程学院）校友会与上海交大集成电路行业校友会联合主办的“XIN 创未来 共谱华章——新一代信息技术下的产业协同和职业发展”行业论坛在思源湖畔顺利举行。 作为上海交通大学 1996 届本科校友，Cadence 全球研发副总裁、三维集成电路设计与分析事业部总经理顾鑫受邀出席论坛，与校地
Cadence里的版图放到ADS里面联合仿真的设置
以前领导给我打电话，说他们做的板子性能达不到预期，怀疑是板上线宽的问题。 虽然我觉得1GHz这个频率，板子的影响应该不至于这么大，但是万一呢？于是，我对领导说，那把PCB发给我，我来仿真一下吧，看看PCB上的线宽是不是有影响。 本来想，就用最原始的方法，把PCB的TOP层和孔的一些信息导出到dxf，然后稍微手工删减一下，再导入ADS，设置个两层板的叠层结构，一仿真，不就完事了。 哪想，拿到PCB以
【Cadence】psp or hbsp仿真设置
1.算法简介 在Cadence SpectrePF 里 ，psp 即 pss+sp，hbsp 即 hb+sp, 二者都是可以仿真含谐波或周期信号的S参数。与sp的区别在于，psp和hbsp仿真的是大信号S参数，sp仿真得到的是小信号S参数 psp 和 hbsp的设置基本一致，得到的结果也接近，最好不要一起跑（笔者一起跑得到的结果有误）。下面以psp为例进行说明。 2.端口设置 在端口设置上，与s