HKMG高k值栅极堆叠的秘密：两种晶体管共用工艺，却有不同选择
本文介绍了算力互联迈入光时代，磷化铟的价值与发展。 随着全球AI基础设施持续扩容，算力集群内部的数据交互规模随之持续攀升，传统铜缆互联在带宽上限、传输功耗与信号衰减层面的物理约束不断凸显。传统铜缆电互连在应对800G及更高数据传输速率时已逼近其物理极限，英伟达
专栏文章列表（246）
光刻中的多重曝光与多重图形技术介绍
本文介绍了光刻中的多重曝光与多重图形技术。 技术背景与定义 多重曝光技术是将集成电路设计版图上的图形分配到多个掩模版上，依次进行光刻制造，从而实现特征尺寸更小的图案。其核心思路在于：在不改变现有光刻基础设施的前提下，通过特殊的图形曝光技术来提高光刻的分辨率。具
MEMS器件切割道如何设计？
本文介绍了MEMS器件切割道如何设计。 切割道（Scribe Line）是指晶圆上分隔各个管芯（Die）的狭窄通道，是连接前道制造与后道封装的关键过渡区域。在MEMS设计中，其作用远超IC中单纯的划片分割功能：它不仅是晶圆分离的预定路径，更是集成了对准标记、工
看不见的失效源：集成电路粘片可靠性问题与解决路径
本文介绍了集成电路粘片可靠性问题与解决路径。 失效模式分析与导热胶失效机理 在集成电路封装过程中，粘片工艺承担着芯片固定、热量传递以及电气连接的任务，作为芯片与封装基体之间的关键连接环节之一，粘片质量直接影响着器件的长期可靠性，然而，粘片过程涉及材料界面、热机
通俗理解芯片测试相关常见术语
本文介绍了芯片测试相关常见术语。 你可以把芯片测试理解成：芯片出厂前的“体检 + 考试 + 分班”——先看它能不能正常工作，再看它能跑多快、耐不耐热、耗不耗电，最后决定它是高端版、普通版，还是不合格品。 一、芯片测试基础概念 1.芯片测试 Chip Testi
你电脑里涨价涨疯了的内存，曾经是工人们一针一线穿出来的
内存价格持续走高，现代 DRAM 内存条早已普及。追溯存储发展史，华裔科学家王安奠基的磁芯存储器，曾是早期计算机核心内存，手工编织制造，支撑阿波罗登月任务，最终被半导体 DRAM 替代。 存储芯片涨价涨疯了… HBM被英伟达的GPU吃到断货，连带着普通DDR5
给晶体管装上“低阻力接口”：镍硅化物与接触孔清洁的工艺奥秘
晶体管与金属互连之间的接触界面深刻影响芯片功耗与性能。镍硅化物与接触孔原位干法清洁两项关键工艺，构筑低阻连接通道，是先进制程不可或缺的微观制造环节。 在芯片制造的前端，晶体管被制造出来；在后端，它们通过金属导线互连。但如何把这两者高效地连接起来，是一个容易被忽
为什么MEMS工艺里面很少用到金属W？
钨具备高熔点、高模量等优异物性，却并非 MEMS 主流金属材料，受制于刻蚀、沉积带来的工艺集成难题；依托独有优势，它在诸多细分场景拥有不可替代价值。 在微机电系统（MEMS）的制造版图中，金属钨（W）的身影远不如铝、金或铜那般频繁，这种低调并非源于其性能短板，
HKMG 金属栅极解析 —— 从 22/14nm TEM 切片看懂工艺
32nm 以下制程遭遇多晶硅栅与 SiO₂介质物理瓶颈，HKMG 高 k 金属栅成为核心方案。Gate-First 与 Gate-Last 两条路线各有取舍，多层金属栅堆叠设计持续迭代，贯穿 FinFET 直至 GAA 工艺。 当制程迈入 32nm 以下，传统
放大器（AMP）如何设计？关注哪些指标？
很多时候器件建模工程师不仅仅只关注模型参数如何提取，也需要关心模型如何被设计者使用。这样我们在参数提取时，能够更好地权衡模型哪些效应对于设计者更加有用。本次以AMP设计为例，来看看如何设计一个放大器，关注哪些指标。写这篇文章的目的不是为了让建模人员学会设计放大
三维集成电路概述——从平面缩放转向立体堆叠
本文将介绍平面MOSFET缩放遇到的限制以及解决思路。 半导体工艺的性能提升长期依赖特征尺寸的等比例缩小。对于平面MOSFET，驱动电流与栅氧化层厚度成反比，与沟道宽长比成正比。在早期工艺阶段，缩小沟道长度、宽度和栅氧化层厚度，能同时减少芯片面积、提升速度并降
三维原子探针（APT）成像分析界面和晶界的思考
本文主要讲述三维原子探针成像分析界面和晶界的思考。 界面是决定金属材料力学性能的核心微结构单元，原子尺度下的界面成分与结构解析，是建立 “结构-性能” 关联、指导合金成分与工艺设计的核心基础。 三维原子探针成像（APT）凭借三维原子级成分定量能力，过去二十年间
从平面图纸到立体器件：版图设计
本文主要讲述版图设计。 在芯片设计中，版图是连接电路原理图与物理制造的桥梁。它像一张精密的建筑图纸，用二维图形定义了每一层材料的形状和位置。但制造出来的芯片是一个三维立体结构，版图上的每一块图形，最终都会对应到器件剖面中的特定区域。理解这种对应关系，以及背后约
光计算，开启下一代算力革命
本文主要讲述光计算。 最近这几年，为了搞AI，全球都在疯狂夯算力。在夯算力的同时，大家逐渐发现一个问题——随着芯片制程逐渐逼近物理极限，摩尔定律正在走向失效。芯片的功耗越来越高、散热越来越大，成本也变得难以承受。 传统芯片的性能提升，已经走进了死胡同。接下来，
无线电报，到底是谁发明的？
本文主要讲述无线电报。 1859年3月16日，在俄国乌拉尔矿区小镇的一个普通家庭里，诞生了一个男婴。 男婴的父亲叫史蒂芬·彼特罗维奇，是一名当地牧师。男婴的母亲安娜·史蒂潘诺夫娜，则是一名乡村教师。 因为自身职业的关系，彼特罗维奇非常希望自己的儿子能够继承衣钵
DRAM存取晶体管的演进—平面、凹槽栅与埋入式字线
本文主要讲述DRAM存取晶体管的演进。 与电容并行发展的另一条技术主线是存取晶体管的结构变化。从平面晶体管到凹槽栅晶体管（recessed gate transistor，RG transistor），再到埋入式字线晶体管（buried word line t
MEMS设计中有Design Rule吗？
本文主要讲述MEMS设计中有Design Rule。 做IC设计的人都熟悉DRC（设计规则检查），一套设计规则核心围绕平面图形展开，同工艺节点下不同代工厂的差异往往有限。但换到MEMS领域，很多刚入门的工程师会发现，这里的设计规则完全是另一套逻辑——它不仅管平
湿电子化学品纯度等级 G1 到 G5
本文将介绍 G1 到 G5的湿电子化学品纯度等级。 湿电子化学品的纯度等级，是国际半导体设备与材料协会 SEMI 制定的标准（SEMI C1 等标准），用 Grade（等级）来划分，从 G1 到 G5，等级数字越大、纯度越高、对应的芯片工艺越先进。这个分级的核
芯片制造的“流水线”：从硅片到金属互连的标准流程
本文将介绍硅片到金属互连的标准流程。 在现代芯片制造中，无论逻辑、存储还是功率器件，其核心工艺流程都遵循一个基本框架。图片展示的就是这样一个标准流程，它覆盖了从晶体管制造到金属互连的全部步骤。 前端工艺 前端制造晶体管第一步是定义有源区。在硅片上刻出浅槽，
STEM中的像素化探测器（1）：数据采集、实时处理与存储
本文将介绍扫描透射电镜（STEM）中的像素化探测器。 扫描透射电镜（STEM）的常规成像长期依赖环形暗场（ADF）探测器，它通过收集特定角度的散射电子，以积分强度反映样品的原子序数衬度，读速快、操作简单，支撑了数十年的常规成像需求。但这种求和式探测会丢失衍射图