电子束直写光刻技术：光学光刻的多功能伙伴
本文将介绍电子束直写光刻技术与其他光刻技术协同的混合光刻。 电子束直写（EBDW：Electron Beam Direct Write）光刻技术是全球范围内实验室、大学及中试线研发领域采用的标杆技术。尽管其写入速度较低，除光学掩模制造外，该技术从未被视为可行的
专栏文章列表（246）
DRAM存储电容的结构演进—从平面到深槽与圆柱堆叠
本文将介绍DRAM存储电容的结构演进。 存储节点电容孔的刻蚀是集成电路制造中最具挑战性的刻蚀工艺之一。由于图案密度高、特征尺寸小、孔深极大，其深宽比可达五十比一甚至接近一百比一。这一工艺中存在多种可能影响良率的缺陷。刻蚀不足导致底部残留物可能增大接触电阻或导致
光刻工艺中的Exposure Dose (ED)是什么？
本文介绍了光刻工艺中的Exposure Dose (ED)是什么。 在半导体光刻工艺中，曝光剂量（Exposure Dose, ED）是决定光刻胶图形转移质量的核心参数之一。它直接关系到最终电路图案的精度与完整性，是整个光刻工艺中必须被精确控制的能量基础。 曝
7nm芯片Mask成本为什么这么贵？
本文介绍了7nm芯片Mask成本为什么这么贵。 公开资料显示，7nm full mask set 常见估算大约在 1000万—1500万美元以上，折合人民币大约就是7000万—1亿多元；如果是非常复杂的大芯片、DUV多重图形化层数多、EUV mask占比高，成
怎么解决光刻胶 RLS 三角矛盾问题
本文介绍了怎么解决光刻胶 RLS 三角矛盾问题。 一、解决光刻胶 RLS 三角矛盾问题有什么更优的方案 1. 金属氧化物光刻胶（尤其锡基），这是当前最重要的突破方向 传统的化学放大胶在 EUV 下 RLS 矛盾很尖锐，而金属氧化物光刻胶（Metal Oxide
芯片制造中的ECO设计是什么？
本文介绍了芯片制造中的ECO设计是什么。 在芯片设计领域，ECO（Engineering Change Order，工程变更指令）是一项关键技术手段，指在芯片设计流程后期或流片完成后，针对已发现的设计缺陷或功能优化需求所进行的局部电路修改方案。它无需重新进行完
芯片隔离沟槽的“填平艺术”：STI与CMP如何让晶体管互不打扰
本文介绍了STI与CMP如何让晶体管互不打扰。 在芯片上，数百万个晶体管需要彼此隔离，否则会相互漏电、串扰，导致电路失效。早期工艺用“局部氧化”来做隔离，但随着器件越做越小，这种方法已经不够用了。于是，浅槽隔离成了主流方案。 STI的做法很简单：在硅片上刻出
什么是热臭氧工艺（Hot Ozone Process）？
本文介绍了什么是热臭氧工艺。 什么是热臭氧工艺？ 热臭氧工艺是一种湿法清洗技术，用 45~55°C 的含臭氧清洗液，去除光刻胶和刻蚀后的有机残留。 它的原理很直接：光刻胶和刻蚀残留主要是有机物（碳氢化合物），而臭氧（O₃）是强氧化剂，能把有机物氧化分解成二氧
存储芯片工厂里的“总导演”：PIE到底是做什么的？
本文介绍了PIE到底是做什么的。 很多人第一次听到PIE，会想到英文里的“派”。但在半导体工厂中，PIE通常指 Process Integration Engineer，工艺整合工程师。 这个职业既不直接设计芯片电路，也不专门维修设备，更不是每天穿着无尘服在产
后段互连的微缩之路：越来越细的铜线与越来越低的电容
本文介绍了通过引入低k介质、新型金属材料和采用双大马士革工艺降低电阻电容。 在芯片制造的前端，晶体管越做越小、越做越快；但在后段，负责连接这些晶体管的铜导线，却面临着一个尴尬的局面——线宽越缩越细，电阻反而越来越大。这就是后段互连微缩的核心矛盾。 展示的是
为什么玻璃基板（TGV）突然被重视？
一、为什么玻璃基板突然被重视？ 过去很多高端封装依赖有机基板、硅中介层、ABF载板等材料体系。 但随着AI芯片越来越大、I/O数量越来越多、功耗越来越高、封装尺寸越来越大，传统基板材料逐渐遇到瓶颈。 尤其是AI训练芯片和高性能计算芯片，不再是一颗小芯片单独
封装工艺及检验
本文介绍了高可靠封装和检验。 高可靠封装 高可靠集成电路封装主要包括划片、粘片、键合和密封四个工序，如图所示。 划片是封装的第一步。它把整张晶圆分成多个独立芯片。常用方法有机械切割和激光划片。 粘片是固定芯片的过程。通过粘接、焊接或倒装焊等方式，把芯片安装
光会“分身术”吗？——从一块方解石到光子芯片的双折射之旅
图像是人类获取信息最主要的形式，而图像的显示或呈现大多以屏幕作为载体。手机里的照片、电脑里的文档，都是通过一幅幅明暗交替变化的图像进入人的眼睛。液晶显示屏是当前最常见的屏幕类型之一。当你在电脑上打开这篇文章时，文字、图片内容的不断变化，要通过屏幕上数以百万计
无图形晶圆缺陷Darkfield检测技术介绍
本文介绍了裸晶圆缺陷检测中暗场检测技术。 在半导体制造过程中，无图形晶圆通常指裸硅片或假片，主要用于设备测试以及机台内部环境洁净度的监控。当此类晶圆表面存在过多颗粒、残留物或划痕等缺陷时，需要及时排查来源，以保障工艺的稳定性。为了有效探测这些微小异常，暗场检
氧化镓是什么？
本文介绍了氧化镓是什么。 氧化镓是镓（Ga）和氧（O）组成的化合物，化学式 Ga₂O₃。它本质上是一种氧化物半导体，但因为带隙特别宽（4.8~4.9 eV），被归类为超宽禁带半导体（UWBG，Ultra-Wide Bandgap Semiconductor），
混合集成电路中的厚膜与薄膜工艺
本文介绍了混合集成电路中的厚膜与薄膜工艺。 混合集成电路 混合技术是把两种或多种集成电路芯片放在一起，有时还会加入电阻、电容等分立元件，最后封装在同一个管壳中，这样做成的电路叫混合集成电路。 和单片集成电路相比，混合集成电路通常体积更大，成本也更高，不过，它可
芯片中的EPI Layer是什么？有什么作用？
外延层的基本概念 外延（Epitaxy）是指在经过切、磨、抛等加工的单晶衬底上生长一层新单晶的过程。这层新生单晶层按衬底晶相延伸生长，故称为外延层（Epitaxial Layer），厚度通常为几微米。外延层与衬底可以是同一材料，也可以是不同材料，分别称为同质
GPU 相关常见术语
本文介绍了GPU 相关常见术语。 CPU像总经理，GPU像几万个熟练工人；CUDA 像管理这些工人的操作手册，HBM 像高速仓库，NVLink 像工厂之间的专用高铁。AI 模型越大、Token 调用越多，对 GPU、显存、互联、电力和散热的要求就越高。 你可以
双极集成电路工艺与主要器件制造
双极集成电路工艺与主要器件制造 双极工艺中最基本的有源器件是npn和pnp晶体管，它们都由三层半导体材料组成，中间一层的导电类型与两边不同，这三层材料可以上下排列，也可以横向排列，所以会形成垂直晶体管和横向晶体管。 双极工艺不只能制造晶体管，还能制造电阻器、
堆叠芯片的“垂直通道”：TSV如何把DRAM叠成高楼
在高性能计算领域，AI芯片需要海量数据带宽，而HBM（高带宽内存）正是为此而生。HBM的核心技术之一，就是TSV（硅通孔）——一种垂直贯穿芯片的导电通道，让数据不再绕行，而是直接穿墙而过。 图片展示的是TSV在3D堆叠中的典型应用。多个DRAM芯片垂直堆叠